| 1 |
1
OTS(Ovonic Threshold Switch)의 스냅 백을 개선하는 상변화 메모리 소자에 있어서, 글로벌 비트라인(Global Bit Line; GBL)에 대해 스위치 역할을 하는 GBL PMOS; 상기 GBL PMOS의 하단에 배치된 채 로컬 비트라인(Local Bit Line; LBL)에 대해 스위치 역할을 하는 LBL PMOS; 상기 LBL PMOS의 하단에 배치되는 OTS; 상기 OTS의 하단에 배치된 채 데이터 저장소의 기능을 하는 상변화층; 상기 상변화층의 하단에 배치된 채 로컬 워드라인(Local Word Line; LWL)에 대해 스위치 역할을 하는 LWL NMOS; 상기 LWL NMOS의 하단에 배치된 채 글로벌 워드라인(Global Word Line; GWL)에 대해 스위치 역할을 하는 GWL NMOS; 및 상기 GBL PMOS와 상기 LBL PMOS 사이에 연결된 채 상기 OTS로 유입될 적어도 일부 전하를 방전시키는 래치 방전 회로(Latch discharging circuit)를 포함하고, 상기 래치 방전 회로는, 상기 OTS의 동작 여부에 따라 자동으로 방전 패스(Discharging path)를 활성화하는 것을 특징으로 하는 상변화 메모리 소자
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서, 상기 래치 방전 회로는, 방전 회로 GBL PMOS; 방전 회로 LWL NMOS; 상기 방전 회로 GBL PMOS와 상기 방전 회로 LWL NMOS 사이에 대칭되며 형성되는 대칭 PMOS들과 대칭 NMOS들; 및 상기 대칭 PMOS들과 상기 대칭 NMOS들 사이에 배치된 채 상기 대칭 PMOS들 각각의 전압을 이퀄라이징(Equalizing)시키고 상기 대칭 NMOS들 각각의 전압을 이퀄라이징시키는 과정에서 스위치 역할을 하는 스위치 LWL NMOS를 포함하는 상변화 메모리 소자
|
| 4 |
4
제3항에 있어서, 상기 래치 방전 회로는, 상기 GBL PMOS와 상기 LBL PMOS 사이에 배치되는 프리차징 커패시터에 전하가 프리차징됨과 동시에 상기 스위치 LWL NMOS를 이용하여 상기 대칭 PMOS들 각각의 전압 및 상기 대칭 NMOS들 각각의 전압을 이퀄라이징시키고, 상기 OTS의 동작 여부에 따라 상기 대칭 NMOS들 중 어느 하나를 통과하는 방전 패스를 자동으로 활성화하는 것을 특징으로 하는 상변화 메모리 소자
|
| 5 |
5
제4항에 있어서, 상기 래치 방전 회로는, 상기 GBL PMOS와 상기 LBL PMOS 사이의 노드와 연결된 채 상기 LBL PMOS의 동작과 동일하게 동작하는 스위치를 더 포함함으로써, 상기 OTS가 턴 온(Turn on) 되는 경우 상기 방전 패스를 자동으로 활성화하는 것을 특징으로 하는 상변화 메모리 소자
|
| 6 |
6
제5항에 있어서, 상기 래치 방전 회로는, 상기 OTS가 턴 온 될 때 상기 LBL PMOS가 활성화됨에 응답하여, 상기 스위치를 턴 온 시켜 상기 방전 패스를 자동으로 활성화하는 것을 특징으로 하는 상변화 메모리 소자
|
| 7 |
7
제1항에 있어서, 상기 상변화 메모리 소자는, 상기 래치 방전 회로의 출력값을 기초로 상기 상변화층에 대한 판독 동작을 수행하는 것을 특징으로 하는 상변화 메모리 소자
|
| 8 |
8
글로벌 비트라인(Global Bit Line; GBL)에 대해 스위치 역할을 하는 GBL PMOS, 상기 GBL PMOS의 하단에 배치된 채 로컬 비트라인(Local Bit Line; LBL)에 대해 스위치 역할을 하는 LBL PMOS, 상기 LBL PMOS의 하단에 배치되는 OTS(Ovonic Threshold Switch), 상기 OTS의 하단에 배치된 채 데이터 저장소의 기능을 하는 상변화층, 상기 상변화층의 하단에 배치된 채 로컬 워드라인(Local Word Line; LWL)에 대해 스위치 역할을 하는 LWL NMOS, 상기 LWL NMOS의 하단에 배치된 채 글로벌 워드라인(Global Word Line; GWL)에 대해 스위치 역할을 하는 GWL NMOS 및 상기 GBL PMOS와 상기 LBL PMOS 사이에 연결된 채 상기 OTS로 유입될 적어도 일부 전하를 방전시키는 래치 방전 회로(Latch discharging circuit)를 포함하는 상변화 메모리 소자의 방전 동작 방법에 있어서, 상기 GBL PMOS와 상기 LBL PMOS 사이에 배치되는 프리차징 커패시터에 전하가 프리차징됨과 동시에 상기 래치 방전 회로에 포함되는 대칭 PMOS들과 대칭 NMOS들 사이에 배치되는 스위치 LWL NMOS를 이용하여, 상기 대칭 PMOS들 각각의 전압과 상기 대칭 NMOS들 각각의 전압을 이퀄라이징(Equalizing)시키는 단계; 및 상기 OTS의 동작 여부에 따라 상기 대칭 NMOS들 중 어느 하나를 통과하는 방전 패스를 자동으로 활성화하는 단계를 포함하는 상변화 메모리 소자의 방전 동작 방법
|
| 9 |
9
제8항에 있어서, 상기 활성화하는 단계는, 상기 래치 방전 회로에 포함되는 스위치-상기 스위치는 상기 GBL PMOS와 상기 LBL PMOS 사이의 노드와 연결된 채 상기 LBL PMOS의 동작과 동일하게 동작함-를 이용하여, 상기 OTS가 턴 온(Turn on) 되는 경우 상기 방전 패스를 자동으로 활성화하는 단계인 것을 특징으로 하는 상변화 메모리 소자의 방전 동작 방법
|
| 10 |
10
글로벌 비트라인(Global Bit Line; GBL)에 대해 스위치 역할을 하는 GBL PMOS; 상기 GBL PMOS의 하단에 배치된 채 로컬 비트라인(Local Bit Line; LBL)에 대해 스위치 역할을 하는 LBL PMOS, 상기 LBL PMOS의 하단에 배치되는 OTS(Ovonic Threshold Switch), 상기 OTS의 하단에 배치된 채 데이터 저장소의 기능을 하는 상변화층, 상기 상변화층의 하단에 배치된 채 로컬 워드라인(Local Word Line; LWL)에 대해 스위치 역할을 하는 LWL NMOS, 및 상기 LWL NMOS의 하단에 배치된 채 글로벌 워드라인(Global Word Line; GWL)에 대해 스위치 역할을 하는 GWL NMOS를 포함하는 상변화 메모리 소자에서 사용되는 래치 방전 회로에 있어서,상기 래치 방전 회로는, 상기 GBL PMOS와 상기 LBL PMOS 사이에 연결된 채 상기 OTS의 동작 여부에 따라 자동으로 방전 패스를 활성화함으로써, 상기 OTS로 유입될 적어도 일부 전하를 방전시키는 것을 특징으로 하는 래치 방전 회로
|
| 11 |
11
제10항에 있어서, 상기 래치 방전 회로는, 상기 래치 방전 회로에 포함되는 대칭 PMOS들과 대칭 NMOS들 사이에 배치되는 스위치 LWL NMOS를 이용하여 상기 대칭 PMOS들 각각의 전압 및 상기 대칭 NMOS들 각각의 전압을 이퀄라이징시키고, 상기 OTS의 동작 여부에 따라 상기 대칭 NMOS들 중 어느 하나를 통과하는 방전 패스를 자동으로 활성화하는 것을 특징으로 하는 래치 방전 회로
|
| 12 |
12
제10항에 있어서, 상기 래치 방전 회로는, 상기 GBL PMOS와 상기 LBL PMOS 사이의 노드와 연결된 채 상기 LBL PMOS의 동작과 동일하게 동작하는 스위치를 더 포함함으로써, 상기 OTS가 턴 온(Turn on) 되는 경우 상기 방전 패스를 자동으로 활성화하는 것을 특징으로 하는 래치 방전 회로
|
| 13 |
13
제12항에 있어서, 상기 래치 방전 회로는, 상기 OTS가 턴 온(Turn on) 될 때 상기 LBL PMOS가 활성화됨에 응답하여, 상기 스위치를 턴 온 시켜 상기 방전 패스를 자동으로 활성화하는 것을 특징으로 하는 래치 방전 회로
|
