맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

OTS의 스냅 백 현상을 개선하는 회로 소자 및 이를 포함하는 상변화 메모리 소자

  • 기술번호 : KST2020008688
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 OTS(Ovonic Threshold Switch)의 스냅 백 현상을 개선하는 회로 소자 및 이를 포함하는 상변화 메모리 소자가 개시된다. 일 실시예에 따르면, 상변화 메모리 소자는, 비트라인에 대한 스위치 역할을 하는 비트라인 PMOS; 상기 비트라인 PMOS의 하단에 배치되는 OTS(Ovonic Threshold Switch); 상기 OTS의 하단에 배치되는 상변화층; 상기 상변화층의 하단에 배치되어 소스라인에 대한 스위치 역할을 하는 소스라인 NMOS; 및 상기 비트라인 PMOS 및 상기 OTS의 사이에 배치되어 가변 저항의 역할을 하는 PMOS Diode(Diode Connected PMOS)를 포함한다.
Int. CL G11C 13/00 (2006.01.01) H01L 45/00 (2006.01.01)
CPC G11C 13/0033(2013.01) G11C 13/0033(2013.01) G11C 13/0033(2013.01) G11C 13/0033(2013.01) G11C 13/0033(2013.01)
출원번호/일자 1020180136339 (2018.11.08)
출원인 한양대학교 산학협력단
등록번호/일자
공개번호/일자 10-2020-0053129 (2020.05.18) 문서열기
공고번호/일자 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2018.11.08)
심사청구항수 3

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울특별시 성동구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 송윤흡 서울특별시 성동구
2 최준태 서울특별시 성동구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 양성보 대한민국 서울특별시 강남구 선릉로***길 ** (논현동) 삼성빌딩 *층(피앤티특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 서울특별시 성동구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2018.11.08 수리 (Accepted) 1-1-2018-1108009-68
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.08.05 수리 (Accepted) 4-1-2019-5155816-75
3 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.08.06 수리 (Accepted) 4-1-2019-5156285-09
4 선행기술조사의뢰서
Request for Prior Art Search		 2019.08.08 수리 (Accepted) 9-1-9999-9999999-89
5 선행기술조사보고서
Report of Prior Art Search		 2019.11.07 발송처리완료 (Completion of Transmission) 9-6-2019-0126839-84
6 의견제출통지서
Notification of reason for refusal		 2019.11.18 발송처리완료 (Completion of Transmission) 9-5-2019-0831776-75
7 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)		 2020.01.20 수리 (Accepted) 1-1-2020-0061801-02
8 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2020.02.13 수리 (Accepted) 1-1-2020-0155035-61
9 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2020.02.13 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2020-0155036-17
10 등록결정서
Decision to grant		 2020.05.10 발송처리완료 (Completion of Transmission) 9-5-2020-0321918-13
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
OTS(Ovonic Threshold Switch)의 스냅 백(Snap-back) 현상을 개선하는 상변화 메모리 소자에 있어서,비트라인에 대한 스위치 역할을 하는 비트라인 PMOS; 상기 비트라인 PMOS의 하단에 배치되는 OTS(Ovonic Threshold Switch);상기 OTS의 하단에 배치되는 상변화층; 상기 상변화층의 하단에 배치되어 소스라인에 대한 스위치 역할을 하는 소스라인 NMOS; 및 상기 OTS의 스냅 백(Snap-back) 현상을 완화시키고 셋(Set) 상태에서 결정질의 상기 상변화층이 비결정질로 변화되는 것을 방지하고자, 상기 비트라인 PMOS 및 상기 OTS의 사이에 배치되어 상기 상변화 메모리 소자에 흐르는 전류에 따라 저항값이 변화되는 가변 저항의 역할을 하는 PMOS Diode(Diode Connected PMOS)를 포함하고, 상기 PMOS Diode는, 상기 OTS가 턴 온(Turn-on)됨에 응답하여 상기 상변화 메모리 소자에 흐르는 전류가 증가하고 게이트 전압이 증가함에 따라, 저항값이 증가되어 흐르는 전류의 양을 감소시키는 것을 특징으로 하는, 상변화 메모리 소자
2 2
삭제
3 3
삭제
4 4
비트라인에 대한 스위치 역할을 하는 비트라인 PMOS, OTS(Ovonic Threshold Switch), 상변화층 및 소스라인에 대한 스위치 역할을 하는 소스라인 NMOS를 포함하는 상변화 메모리 소자에서 사용되는 회로 소자에 있어서, 상기 OTS의 스냅 백(Snap-back) 현상을 완화시키고 셋(Set) 상태에서 결정질의 상기 상변화층이 비결정질로 변화되는 것을 방지하고자, 상기 비트라인 PMOS 및 상기 OTS의 사이에 배치되어 상기 상변화 메모리 소자에 흐르는 전류에 따라 저항값이 변화되는 가변 저항의 역할을 하는 PMOS Diode(Diode Connected PMOS)로 형성되고, 상기 PMOS Diode는, 상기 OTS가 턴 온(Turn-on)됨에 응답하여 상기 상변화 메모리 소자에 흐르는 전류가 증가하고 게이트 전압이 증가함에 따라, 저항값이 증가되어 흐르는 전류의 양을 감소시키는 것을 특징으로 하는, 회로소자
5 5
삭제
6 6
삭제
7 7
비트라인에 대한 스위치 역할을 하는 비트라인 PMOS, 상기 비트라인 PMOS의 하단에 배치되는 OTS(Ovonic Threshold Switch), 상기 OTS의 하단에 배치되는 상변화층, 상기 상변화층의 하단에 배치되어 소스라인에 대한 스위치 역할을 하는 소스라인 NMOS 및 상기 비트라인 PMOS 및 상기 OTS의 사이에 배치되어 가변 저항의 역할을 하는 PMOS Diode(Diode Connected PMOS)를 포함하는 상변화 메모리 소자에서 스냅 백 현상을 개선하기 위한 동작 방법에 있어서, 상기 OTS가 턴 온(Turn-on)됨에 응답하여 상기 상변화 메모리 소자에 흐르는 전류가 증가됨에 따라, 상기 PMOS Diode의 게이트 전압을 증가시키는 단계; 및 상기 OTS의 스냅 백(Snap-back) 현상을 완화시키고 셋(Set) 상태에서 결정질의 상기 상변화층이 비결정질로 변화되는 것을 방지하고자, 상기 PMOS Diode의 게이트 전압을 증가시켜 상기 PMOS Diode의 저항값이 증가됨에 따라, 상기 PMOS Diode에 흐르는 전류의 양을 감소시키는 단계를 포함하는 상변화 메모리 소자에서 스냅 백 현상을 개선하기 위한 동작 방법
8 8
삭제
9 9
삭제
10 10
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 과학기술정보통신부 한양대학교 원천기술개발사업 / 나노·소재 기술개발사업 / 나노·소재원천기술개발사업 상변화 물질 기반 신경 세포 모방형 시냅스 소자, 아키텍처 원천 기술