| 1 |
1
OTS(Ovonic Threshold Switch)의 스냅 백을 개선하는 상변화 메모리 소자에 있어서, 글로벌 비트라인(Global Bit Line; GBL)에 대해 스위치 역할을 하는 GBL PMOS; 상기 GBL PMOS의 하단에 배치된 채 로컬 비트라인(Local Bit Line; LBL)에 대해 스위치 역할을 하는 LBL PMOS; 상기 LBL PMOS의 하단에 배치되는 OTS; 상기 OTS의 하단에 배치된 채 데이터 저장소의 기능을 하는 상변화층; 상기 상변화층의 하단에 배치된 채 로컬 워드라인(Local Word Line; LWL)에 대해 스위치 역할을 하는 LWL NMOS; 상기 LWL NMOS의 하단에 배치된 채 글로벌 워드라인(Global Word Line; GWL)에 대해 스위치 역할을 하는 GWL NMOS; 상기 GBL PMOS와 상기 LBL PMOS 사이에 연결된 채, 상기 상변화층에 대한 판독 동작이 수행되기 이전에 활성화되어 상기 OTS로 유입될 적어도 일부 전하를 방전시키는 제1 방전 회로(First discharging circuit); 및 상기 GBL PMOS와 상기 LBL PMOS 사이에 연결된 채, 상기 상변화층에 대한 판독 동작이 시작된 이후에 활성화되어 상기 OTS로 유입될 적어도 일부 전하를 방전시키는 제2 방전 회로(Second discharging circuit)를 포함하는 상변화 메모리 소자
|
| 2 |
2
제1항에 있어서,상기 제1 방전 회로는, 상기 LBL PMOS가 턴 온(Turn on)되기 이전에 방전 패스(Discharging path)를 활성화하고, 상기 제2 방전 회로는, 상기 LBL PMOS가 턴 온된 이후 상기 GBL PMOS와 상기 LBL PMOS 사이의 노드에서 발생되는 전압 강하의 정도에 따라 방전 패스를 활성화하는 것을 특징으로 하는 상변화 메모리 소자
|
| 3 |
3
제2항에 있어서,상기 제1 방전 회로의 방전 동작은, 상기 판독 동작이 수행되기 이전에 먼저 수행되기 시작하는 것이며, 상기 제2 방전 회로의 방전 동작은, 상기 판독 동작이 수행되기 시작한 이후에 수행되기 시작하는 것을 특징으로 하는 상변화 메모리 소자
|
| 4 |
4
제1항에 있어서,상기 제1 방전 회로는, 커런트 미러(Current mirror)로 구성되고, 상기 제2 방전 회로는, 플로팅 캡 회로(Floating cap circuit)로 구성되는 것을 특징으로 하는 상변화 메모리 소자
|
| 5 |
5
제1항에 있어서,상기 제1 방전 회로는, 상기 스냅 백에 의해 상기 상변화층으로 초기에 유입되는 에너지를 감소시키고, 상기 제2 방전 회로는, 상기 스냅 백에 의해 상기 상변화층으로 기 설정된 시간 이후에 유입되는 에너지를 감소시키는 것을 특징으로 하는 상변화 메모리 소자
|
| 6 |
6
글로벌 비트라인(Global Bit Line; GBL)에 대해 스위치 역할을 하는 GBL PMOS; 상기 GBL PMOS의 하단에 배치된 채 로컬 비트라인(Local Bit Line; LBL)에 대해 스위치 역할을 하는 LBL PMOS; 상기 LBL PMOS의 하단에 배치되는 OTS; 상기 OTS의 하단에 배치된 채 데이터 저장소의 기능을 하는 상변화층; 상기 상변화층의 하단에 배치된 채 로컬 워드라인(Local Word Line; LWL)에 대해 스위치 역할을 하는 LWL NMOS; 상기 LWL NMOS의 하단에 배치된 채 글로벌 워드라인(Global Word Line; GWL)에 대해 스위치 역할을 하는 GWL NMOS; 상기 GBL PMOS와 상기 LBL PMOS 사이에 연결된 채, 상기 상변화층에 대한 판독 동작이 수행되기 이전에 활성화되어 상기 OTS로 유입될 적어도 일부 전하를 방전시키는 제1 방전 회로(First discharging circuit); 및 상기 GBL PMOS와 상기 LBL PMOS 사이에 연결된 채, 상기 상변화층에 대한 판독 동작이 시작된 이후에 활성화되어 상기 OTS로 유입될 적어도 일부 전하를 방전시키는 제2 방전 회로(Second discharging circuit)를 포함하는 상변화 메모리 소자의 방전 동작 방법에 있어서, 상기 LBL PMOS가 턴 온(Turn on)되기 이전에 상기 제1 방전 회로의 방전 패스(Discharging path)를 활성화하는 단계; 상기 활성화된 제1 방전 회로의 방전 패스를 이용하여 방전 동작을 수행하는 단계; 상기 LBL PMOS가 턴 온(Turn on)된 이후 상기 GBL PMOS와 상기 LBL PMOS 사이의 노드에서 발생되는 전압 강하의 정도에 따라 상기 제2 방전 회로의 방전 패스를 활성화하는 단계; 및 상기 활성화된 제2 방전 회로의 방전 패스를 이용하여 방전 동작을 수행하는 단계를 포함하는 상변화 메모리 소자의 방전 동작 방법
|
| 7 |
7
OTS(Ovonic Threshold Switch)의 스냅 백을 개선하는 상변화 메모리 소자에 있어서, 글로벌 비트라인(Global Bit Line; GBL)에 대해 스위치 역할을 하는 GBL PMOS; 상기 GBL PMOS의 하단에 배치된 채 로컬 비트라인(Local Bit Line; LBL)에 대해 스위치 역할을 하는 LBL PMOS; 상기 LBL PMOS의 하단에 배치되는 OTS; 상기 OTS의 하단에 배치된 채 데이터 저장소의 기능을 하는 상변화층; 상기 상변화층의 하단에 배치된 채 로컬 워드라인(Local Word Line; LWL)에 대해 스위치 역할을 하는 LWL NMOS; 상기 LWL NMOS의 하단에 배치된 채 글로벌 워드라인(Global Word Line; GWL)에 대해 스위치 역할을 하는 GWL NMOS; 및 상기 GBL PMOS와 상기 LBL PMOS 사이에 연결된 채, 상기 상변화층에 대한 판독 동작이 수행되기 이전에 활성화되어 상기 OTS로 유입될 적어도 일부 전하를 방전시키는 방전 회로(Discharging circuit)를 포함하는 상변화 메모리 소자
|
| 8 |
8
제7항에 있어서,상기 방전 회로는, 상기 LBL PMOS가 턴 온(Turn on)되기 이전에 방전 패스(Discharging path)를 활성화하는 것을 특징으로 하는 상변화 메모리 소자
|
| 9 |
9
제8항에 있어서, 상기 방전 회로의 방전 동작은, 상기 판독 동작이 수행되기 이전에 먼저 수행되기 시작하는 것을 특징으로 하는 상변화 메모리 소자
|
| 10 |
10
제7항에 있어서, 상기 방전 회로는, 커런트 미러(Current mirror)로 구성되는 것을 특징으로 하는 상변화 메모리 소자
|
| 11 |
11
제7항에 있어서, 상기 방전 회로는, 상기 스냅 백에 의해 상기 상변화층으로 초기에 유입되는 에너지를 감소시키는 것을 특징으로 하는 상변화 메모리 소자
|
| 12 |
12
글로벌 비트라인(Global Bit Line; GBL)에 대해 스위치 역할을 하는 GBL PMOS; 상기 GBL PMOS의 하단에 배치된 채 로컬 비트라인(Local Bit Line; LBL)에 대해 스위치 역할을 하는 LBL PMOS; 상기 LBL PMOS의 하단에 배치되는 OTS; 상기 OTS의 하단에 배치된 채 데이터 저장소의 기능을 하는 상변화층; 상기 상변화층의 하단에 배치된 채 로컬 워드라인(Local Word Line; LWL)에 대해 스위치 역할을 하는 LWL NMOS; 상기 LWL NMOS의 하단에 배치된 채 글로벌 워드라인(Global Word Line; GWL)에 대해 스위치 역할을 하는 GWL NMOS; 및 상기 GBL PMOS와 상기 LBL PMOS 사이에 연결된 채, 상기 상변화층에 대한 판독 동작이 수행되기 이전에 활성화되어 상기 OTS로 유입될 적어도 일부 전하를 방전시키는 방전 회로(Discharging circuit)를 포함하는 상변화 메모리 소자의 방전 동작 방법에 있어서, 상기 LBL PMOS가 턴 온(Turn on)되기 이전에 상기 방전 회로의 방전 패스(Discharging path)를 활성화하는 단계; 및 상기 활성화된 방전 회로의 방전 패스를 이용하여 방전 동작을 수행하는 단계를 포함하는 상변화 메모리 소자의 방전 동작 방법
|
