| 1 |
1
기준 클럭 신호의 두 배의 주기를 갖는 제1 클럭 신호에 따라 아날로그 입력 신호가 제1 샘플링 레이트로 샘플링된 제1 샘플 신호의 전압 레벨에 기초한 제1 디지털 신호를 출력하는 제1 컨버팅부;
상기 제1 클럭 신호와 반대의 위상을 갖는 제2 클럭 신호에 따라 상기 아날로그 입력 신호가 제2 샘플링 레이트로 샘플링된 제2 샘플 신호의 전압 레벨에 기초한 제2 디지털 신호를 출력하는 제2 컨버팅부; 및
제어 클럭 신호에 응답하여 상기 제1 디지털 신호와 상기 제2 디지털 신호 중 하나를 선택하여 출력하는 멀티플렉서를 포함하는 전압제어발진기 기반의 아날로그 디지털 변환기
|
| 2 |
2
제1항에 있어서, 상기 제1 컨버팅부는,
상기 제1 클럭의 상승 에지에 동기되어 상기 아날로그 입력 신호의 전압 레벨을 유지하여 상기 제1 샘플 신호로 제공하는 샘플/홀드 회로;
상기 제1 샘플/홀드 회로에서 제공되는 상기 제1 샘플 신호의 전압 레벨에 비례하는 주파수를 갖는 제1 발진 신호를 출력하는 제1 전압 제어 발진기; 및
상기 제1 클럭 신호의 한 주기 동안 상기 제1 발진 신호에 나타나는 펄스의 개수를 카운팅하여 상기 제1 디지털 신호로 출력하는 제1 카운터를 포함하는 것을 특징으로 하는 전압제어발진기 기반의 아날로그 디지털 변환기
|
| 3 |
3
제2항에 있어서, 상기 제2 컨버팅 부는,
상기 제2 클럭의 상승 에지에 동기되어 상기 아날로그 입력 신호의 전압 레벨을 유지하여 상기 제2 샘플 신호로 제공하는 샘플/홀드 회로;
상기 제2 샘플/홀드 회로에서 제공되는 상기 제2 샘플 신호의 전압 레벨에 비례하는 주파수를 갖는 제2 발진 신호를 출력하는 제2 전압 제어 발진기; 및
상기 제2 클럭 신호의 한 주기 동안 상기 제2 발진 신호에 나타나는 펄스의 개수를 카운팅하여 상기 제2 디지털 신호로 출력하는 제2 카운터를 포함하는 것을 특징으로 하는 전압제어발진기 기반의 아날로그 디지털 변환기
|
| 4 |
4
제3항에 있어서, 상기 제1 카운터는 상기 제1 발진 신호에 나타나는 펄스의 상승 에지의 개수를 카운팅하고, 상기 제2 카운터는 상기 제2 발진 신호에 나타나는 펄스의 상승 에지의 개수를 카운팅하는 것을 특징으로 하는 전압제어발진기 기반의 아날로그 디지털 변환기
|
| 5 |
5
제3항에 있어서, 상기 제1 카운터는 상기 제1 발진 신호에 나타나는 펄스의 하강 에지의 개수를 카운팅하고, 상기 제2 카운터는 상기 제2 발진 신호에 나타나는 펄스의 하강 에지의 개수를 카운팅하는 것을 특징으로 하는 전압제어발진기 기반의 아날로그 디지털 변환기
|
| 6 |
6
제3항에 있어서, 상기 제1 카운터는 상기 제1 발진 신호에 나타나는 펄스의 상승 에지와 하강 에지의 개수를 카운팅하고, 상기 제2 카운터는 상기 제2 발진 신호에 나타나는 펄스의 상승 에지 하강 에지의 개수를 카운팅하는 것을 특징으로 하는 전압제어발진기 기반의 아날로그 디지털 변환기
|
| 7 |
7
제3항에 있어서, 상기 제1 샘플/홀드 회로와 상기 제2 샘플/홀드 회로는 제로 복귀(return-to-zero) 샘플/홀드 회로로 구성되는 것을 특징으로 하는 전압제어발진기 기반의 아날로그 디지털 변환기
|
| 8 |
8
제3항에 있어서, 상기 제1 카운터와 상기 제2 카운터는 각각 상기 제1 클럭 신호와 상기 제2 클럭 신호에 의하여 리셋(reset)되는 것을 특징으로 하는 전압제업발진기 기반의 아날로그 디지털 변환기
|
| 9 |
9
제1항에 있어서, 상기 제어 클럭 신호는 상기 제1 클럭 신호와 상기 제2 클럭 신호 중 하나인 것을 특징으로 하는 전압제어발진기 기반의 아날로그 디지털 변환기
|
| 10 |
10
아날로그 입력 신호를 제공받는 단계;
상기 아날로그 입력 신호를 제1 클럭 신호에 따라 제1 샘플링 레이트로 샘플링하여 제1 샘플 신호로 제공하는 단계;
상기 제1 샘플 신호의 전압 레벨에 비례하는 제1 디지털 신호를 제공하는 단계;
상기 아날로그 입력 신호를 상기 제2 클럭 신호와 반대의 위상을 갖는 제2 클럭 신호에 따라 제2 샘플링 레이트로 샘플링하여 제2 샘플 신호로 제공하는 단계;
상기 제2 샘플 신호의 전압 레벨에 비례하는 제2 디지털 신호를 제공하는 단계; 및
제어 클럭 신호에 응답하여 상기 제1 디지털 신호와 상기 제2 디지털 신호 중 하나를 선택하여 출력하는 단계를 포함하는 아날로그 디지털 변환 방법
|
| 11 |
11
제10항에 있어서, 상기 제1 샘플 신호는 상기 제1 클럭의 상승 에지에 동기되어 상기 아날로그 입력 신호의 전압 레벨을 유지하여 상기 제1 샘플 신호로 제공하는 것을 특징으로 하는 아날로그 디지털 변환 방법
|
| 12 |
12
제11항에 있어서, 상기 제1 디지털 신호를 제공하는 단계는,
상기 제1 샘플 신호의 전압 레벨에 비례하는 주파수를 갖는 제1 발진 주파수를 생성하는 단계; 및
상기 제1 클럭의 한 주기 동안 상기 제1 발진 신호에 나타나는 상승 에지의 개수를 카운팅하는 단계를 포함하는 것을 특징으로 하는 아날로그 디지털 변환 방법
|
| 13 |
13
제10항에 있어서, 상기 제2 샘플 신호는 상기 제2 클럭의 상승 에지에 동기되어 상기 아날로그 입력 신호의 전압 레벨을 유지하여 상기 제2 샘플 신호로 제공하는 것을 특징으로 하는 아날로그 디지털 변환 방법
|
| 14 |
14
제13항에 있어서, 상기 제2 디지털 신호를 제공하는 단계는,
상기 제2 샘플 신호의 전압 레벨에 비례하는 주파수를 갖는 제2 발진 주파수를 생성하는 단계; 및
상기 제2 클럭의 한 주기 동안 상기 제2 발진 신호에 나타나는 상승 에지의 개수를 카운팅하는 단계를 포함하는 것을 특징으로 하는 아날로그 디지털 변환 방법
|
| 15 |
15
제10항에 있어서, 상기 제어 클럭 신호는 상기 제1 클럭 신호와 상기 제2 클럭 신호 중 하나인 것을 특징으로 하는 아날로그 디지털 변환 방법
|
| 16 |
16
기준 클럭 신호가 N(N은 3이상의 자연수) 분주된 제1 내지 제N 클럭 신호에 따라 각각의 샘플링 레이트로 아날로그 입력 신호가 샘플링된 제1 내지 제N 개 샘플신호의 전압 레벨에 기초한 N 개의 디지털 신호를 각각 출력하는 N 개의 컨버팅부; 및
제어 클럭 신호에 응답하여 상기 N 개의 디지털 신호들 중 하나를 선택하여 출력하는 멀티플렉서를 포함하는 전압제어발진기 기반의 N차 아날로그 디지털 변환기
|
| 17 |
17
제16항에 있어서, 상기 제1 내지 제N 클럭 신호는 그 순서대로 두 개의 클럭 신호끼리 서로 ˚2π(라디안)/N의 위상차를 가지는 것을 특징으로 하는 전압제어발진기 기반의 N차 아날로그 디지털 변환기
|
| 18 |
18
제17항에 있어서, 상기 N 개의 컨버팅부 각각은,
상기 해당 클럭의 상승 에지에 동기되어 상기 아날로그 입력 신호의 전압 레벨을 유지하여 해당 샘플 신호로 제공하는 샘플/홀드 회로;
상기 해당 샘플/홀드 회로에서 제공되는 상기 해당하는 샘플 신호의 전압 레벨에 비례하는 주파수를 갖는 해당 발진 신호를 출력하는 전압제어발진기;
상기 해당 클럭 신호의 한 주기 동안 상기 해당 발진 신호에 나타나는 펄스의 개수를 카운팅하여 해당하는 디지털 신호로 출력하는 카운터를 포함하는 것을 특징으로 하는 전압제어발진기 기반의 N차 아날로그 디지털 변환기
|
| 19 |
19
제18항에 있어서, 상기 전압 제어 발진기 각각은 링 전압제어발진기로 구성되는 것을 특징으로 하는 전압제어발진기 기반의 N차 아날로그 디지털 변환기
|
| 20 |
20
제18항에 있어서, 상기 카운터 각각은 상기 해당 발진 신호에 나타나는 펄스의 상승 에지를 카운팅하는 것을 특징으로 하는 전압제어발진기 기반의 N차 아날로그 디지털 변환기
|
| 21 |
21
제18항에 있어서, 상기 카운터 각각은 상기 해당 발진 신호에 나타나는 펄스의 하강 에지를 카운팅하는 것을 특징으로 하는 전압제어발진기 기반의 N차 아날로그 디지털 변환기
|
| 22 |
22
제18항에 있어서, 상기 카운터 각각은 상기 해당 발진 신호에 나타나는 펄스의 상승 에지와 하강 에지를 카운팅하는 것을 특징으로 하는 전압제어발진기 기반의 N차 아날로그 디지털 변환기
|
| 23 |
23
제18항에 있어서, 상기 샘플/홀드 회로 각각은 제로 복귀(return-to-zero) 샘플/홀드 회로로 구성되는 것을 특징으로 하는 전압제어발진기 기반의 N차 아날로그 디지털 변환기
|
| 24 |
24
제18항에 있어서, 상기 카운터 각각은 해당하는 클럭 신호에 의하여 리셋되는 것을 특징으로 하는 전압제어발진기 기반의 N차 아날로그 디지털 변환기
|
