맞춤기술찾기

이전대상기술

타이밍 켈리브레이션을 이용한 인터폴레이션을 위한 아날로그 디지털 변환기

  • 기술번호 : KST2015116800
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 복수개의 제 1 래치를 구비하고, 각 제 1 래치는 상기 아날로그 신호에 대응되는 아날로그 입력 전압 및 각 기준 전압을 입력받고 제 1 클록에 따라 두 전압 차이를 증폭하여 제 1 차동 (+)출력과 제 1 차동 (-)출력을 출력하는 제 1 래치단; 복수 개의 제 2 래치를 구비하고, 하나의 제 1 래치의 차동 출력을 각각 (+),(-)입력단으로 입력받고 제 2 클록에 따라 두 전압 차이를 증폭하여 제 2 차동 (+)출력과 (-)출력을 출력하는 제 2 래치 및 어느 하나의 제 1 래치의 제 1 차동 (-)출력과 상기 제 1 래치의 기준전압과 인접한 낮은 기준전압을 수신하는 인접 제 1 래치의 제 1 차동 (+)출력을 각각 (+),(-)단자로 입력받고 제 2 클록에 따라 두 전압 차이를 증폭하여 제 2 차동 (+)출력과 (-)출력을 출력하는 제 2 래치를 포함하는 제 2 래치단; 어느 하나의 제 2 래치의 (-)출력값과 상기 어느 하나의 제 2 래치의 인접한 하위 제 2 래치의 (+)출력값을 수신하여 High신호 또는 Low신호의 인터폴레이션 출력을 생성하는 제 3 SR 래치를 포함하는 제 3 SR 래치단; 및 상기 제 3 SR 래치에 대응되는 아날로그 입력전압이 상기 제 1 래치에 입력되면 상기 제 3 SR 래치의 출력을 수신하여 상기 출력이 상기 Low신호인 경우에는 상기 제 1 클록에 대비하여 상기 제 2 클록의 지연시간이 짧아지고 상기 출력이 상기 High신호인 경우에는 상기 제 1 클록에 대비하여 상기 제 2 클록의 지연시간이 길어지도록 조절하는 제 2 클록 조절 회로부를 포함하는 클록 캘리브레이션 장치를 제공한다.
Int. CL H03M 1/12 (2006.01)
CPC H03M 1/1009(2013.01) H03M 1/1009(2013.01) H03M 1/1009(2013.01) H03M 1/1009(2013.01) H03M 1/1009(2013.01) H03M 1/1009(2013.01)
출원번호/일자 1020130160711 (2013.12.20)
출원인 한국과학기술원
등록번호/일자
공개번호/일자 10-2015-0072972 (2015.06.30) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 공개
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 N
심사청구항수 3

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 류승탁 대한민국 대전 유성구
2 김종인 대한민국 대전 유성구
3 민기정 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이철희 대한민국 서울특별시 강남구 도곡로**길 **(역삼동) 베리타스빌딩, *-*층(베리타스국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2013.12.20 수리 (Accepted) 1-1-2013-1172559-19
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
3 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
4 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
5 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
아날로그 디지털 변환기를 위한 클록 켈리브레이션 장치에 있어서,복수개의 제 1 래치를 구비하고, 각 제 1 래치는 상기 아날로그 신호에 대응되는 아날로그 입력 전압 및 각 기준 전압을 입력받고 제 1 클록에 따라 두 전압 차이를 증폭하여 제 1 차동 (+)출력과 제 1 차동 (-)출력을 출력하는 제 1 래치단;복수 개의 제 2 래치를 구비하고, 하나의 제 1 래치의 차동 출력을 각각 (+),(-)입력단으로 입력받고 제 2 클록에 따라 두 전압 차이를 증폭하여 제 2 차동 (+)출력과 (-)출력을 출력하는 제 2 래치 및 어느 하나의 제 1 래치의 제 1 차동 (-)출력과 상기 제 1 래치의 기준전압과 인접한 낮은 기준전압을 수신하는 인접 제 1 래치의 제 1 차동 (+)출력을 각각 (+),(-)단자로 입력받고 제 2 클록에 따라 두 전압 차이를 증폭하여 제 2 차동 (+)출력과 (-)출력을 출력하는 제 2 래치를 포함하는 제 2 래치단;어느 하나의 제 2 래치의 (-)출력값과 상기 어느 하나의 제 2 래치의 인접한 하위 제 2 래치의 (+)출력값을 수신하여 High신호 또는 Low신호의 인터폴레이션 출력을 생성하는 제 3 SR 래치를 포함하는 제 3 SR 래치단; 및상기 제 3 SR 래치에 대응되는 아날로그 입력전압이 상기 제 1 래치에 입력되면 상기 제 3 SR 래치의 출력을 수신하여 상기 출력이 상기 Low신호인 경우에는 상기 제 1 클록에 대비하여 상기 제 2 클록의 지연시간이 짧아지고 상기 출력이 상기 High신호인 경우에는 상기 제 1 클록에 대비하여 상기 제 2 클록의 지연시간이 길어지도록 조절하는 제 2 클록 조절 회로부 를 포함하는 클록 켈리브레이션 장치
2 2
제 1항에 있어서,상기 제 1 래치단, 상기 제 2 래치단, 상기 제 3 래치단은 상기 아날로그 디지털 변환기와는 별개로 구성되고 상기 아날로그 디지털 변환기의 구성요소 중 일부와 동일한 구성요소 및 결선형태를 갖는 것을 특징으로 하는 클록 켈리브레이션 장치
3 3
제 1항에 있어서,상기 제 2 클록 조절회로부에서 발생된 제 2 클록을 상기 아날로그 디지털 변환기로 제공하는 것을 특징으로 하는 클록 켈리브레이션 장치
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 한국방송통신전파진흥원 한국과학기술원 방송통신기술개발사업 초 광대역 기반 100Gbps급 칩 간 무선통신 시스템