3
전기신호의 논리상태를 저장 가능한 복수개의 메모리 셀 코어가 N개의 행과 M개의 열로 배열되어 있는 메모리 셀 어레이와, 행 또는 열로 배열되어 있는 각 메모리 셀 코어의 어드레스와 비트 라인의 인에이블을 통해 해당 셀 코어에 저장되어 잇는 데이터의 리딩 또는 라이팅 동작을 수행할 수 있는 메모리 구조에 있어서: 상기 메모리 셀 어레이의 어드레스 라인은 소정개수씩 묶어 하나의 군으로 형성하고 각 군을 대표하는 메인 어드레스 라인과 각 군을 형성하는 어드레스 라인들을 해당 메인 어드레스 라인의 서브 어드레스 라인으로 형성하고, 특정 제어시스템으로부터 어드레스 디코딩 데이터를 입력받아 이를 잠시 저장하는 버퍼와; 상기 버퍼에서 출력되는 어드레스 디코딩 데이터에서 상기 제어시스템이 요청하는 어드레스 열을 검출하는 열 검출수단과; 입력되는 상기 제어시스템이 요청하는 어드레스 열에 대한 데이터에 대응하는 상기 메인 어드레스 라인을 구동하는 메인 어드레스 라인 구동부와; 상기 열 검출수단과 상기 메인 어드레스 라인 구동부간사이의 신호 전달 경로상에 위치하며 어드레스 디코딩의 동작과 셀 코어의 억세스동작을 분리하는 래치부; 및 상기 메모리 셀 어레이를 구성하는 각 셀 코어의 데이터 비트라인에 연결되어 있는 감지 증폭기와 데이터 입출력 채널간에 구비되어 있으며 데이터 검출 동작과 데이터 전송의 동작을 분리시키는 열 버퍼를 포함하는 것을 특징으로 하는 열 경로에서의 파이프라인 구조를 갖는 메모리
|