| 1 |
1
입력 신호를 제1지점으로부터 제2지점으로 전달하기 위한 제1경로;상기 제2지점으로 전달된 상기 입력 신호를 제3지점으로 전달하기 위한 제2경로;상기 제1지점에서의 입력 신호의 에지와 상기 제2지점에서의 입력 신호의 에지를 비교하는 제1위상 비교기; 및상기 제2지점에서의 입력 신호의 에지와 상기 제3지점에서의 입력 신호의 에지를 비교하는 제2위상 비교기를 포함하고,상기 제1경로는 상기 제1위상 비교기의 비교 결과에 따라 지연값이 조절되는 제1지연 회로를 포함하고,상기 제2경로는 상기 제2위상 비교기의 비교 결과에 따라 지연값이 조절되는 제2지연 회로를 포함하는집적 회로
|
| 2 |
2
제 1항에 있어서,상기 입력 신호는 제1구간에서는 주기파의 형태로 토글하고, 제2구간에서는 일정 레벨로 고정되는집적 회로
|
| 3 |
3
제 1항에 있어서,상기 입력 신호는 정입력 신호와 부입력 신호를 포함하는 차동 신호인집적 회로
|
| 4 |
4
제 3항에 있어서,상기 제3지점에서 상기 입력 신호는 상기 정입력 신호와 상기 부입력 신호가 분주된 형태를 가지는집적 회로
|
| 5 |
5
제 4항에 있어서,상기 제1경로는상기 정입력 신호와 부입력 신호를 수신하고, 수신된 정입력 신호와 부입력 신호의 스윙폭을 늘리는 프론트 앤드 회로를 더 포함하고,상기 제2경로는상기 정입력 신호와 상기 부입력 신호를 분주해 제1 내지 제4분주 입력 신호들을 생성하는 분주기 회로를 더 포함하는집적 회로
|
| 6 |
6
정데이터 스트로브 신호와 부데이터 스트로브 신호를 제1지점으로부터 제2지점으로 전달하기 위한 제1경로;상기 제2지점으로 전달된 정데이터 스트로브 신호와 부데이터 스트로부 신호를 분주해 제1 내지 제4분주 데이터 스트로브 신호들을 생성하고, 제1 내지 제4분주 데이터 스트로브 신호들을 제3지점으로 전달하기 위한 제2경로;상기 제1지점에서의 정데이터 스트로브 신호와 부데이터 스트로브 신호 중 하나의 스트로브 신호의 에지와 상기 제2지점에서의 정데이터 스트로브 신호와 부데이터 스트로브 신호 중 하나의 스트로브 신호의 에지를 비교하는 제1위상 비교기; 및상기 제2지점에서의 정데이터 스트로브 신호와 부데이터 스트로브 신호 중 하나의 스트로브 신호의 에지와 상기 제3지점에서의 상기 제1 내지 제4분주 데이터 스트로브 신호들 중 하나의 스트로브 신호의 에지를 비교하는 제2위상 비교기를 포함하고,상기 제1경로는 상기 제1위상 비교기의 비교 결과에 따라 지연값이 조절되는 제1지연 회로를 포함하고,상기 제2경로는 상기 제2위상 비교기의 비교 결과에 따라 지연값이 조절되는 제2지연 회로를 포함하는메모리
|
| 7 |
7
제 6항에 있어서,상기 제3지점으로 전달된 상기 제1 내지 제4분주 데이터 스트로브 신호들을 이용해 데이터를 수신하는 데이터 수신 회로를 더 포함하는 메모리
|
| 8 |
8
제 7항에 있어서,상기 정데이터 스트로브 신호와 상기 부데이터 스트로브 신호는 상기 데이터가 상기 메모리로 인가되는 구간에서는 주기파의 형태로 토글하고, 그 이외의 구간에서는 일정 레벨로 고정되는메모리
|
| 9 |
9
제 6항에 있어서,상기 제1경로는상기 정데이터 스트로브 신호와 상기 부데이터 스트로브 신호를 수신하고, 수신된 정데이터 스트로브 신호와 부데이터 스트로브 신호의 스윙폭을 늘리는 프론트 앤드 회로를 더 포함하고,상기 제2경로는상기 정데이터 스트로브 신호와 상기 부데이터 스트로브 신호를 분주해 제1 내지 제4분주 데이터 스트로브 신호들을 생성하는 분주기 회로를 더 포함하는메모리
|
