1 |
1
수동 소자의 내장이 가능한 제1 테스트 기판을 이용하여 상기 수동 소자가 단락된 경우의 상기 제1 테스트 기판의 제1 S 파라미터를 측정하는 단계; 수동 소자의 내장이 가능한 제2 테스트 기판을 이용하여 상기 수동 소자가 개방된 경우의 상기 제2 테스트 기판의 제2 S 파라미터를 측정하는 단계; 수동 소자가 내장된 제3 테스트 기판을 이용하여 상기 제3 테스트 기판의 제3 S 파라미터를 측정하는 단계; 및 상기 제1 내지 제3 S 파라미터를 이용하여 상기 제3 테스트 기판의 등가직렬저항(ESR)과 등가직렬인덕턴스(ESL)를 연산하는 단계를 포함하는, 수동 소자 내장을 위한 기판의 ESL/ESR 측정 방법
|
2 |
2
제1항에 있어서, 상기 제1 테스트 기판은, 상기 수동 소자가 내장될 수 있고, 상기 수동 소자의 크기에 대응하는 공간이 형성되어 있는 기판; 상기 공간을 채우고, 전도성 물질로 이루어진 단락부; 상기 기판 표면에 형성된 제1 및 제2 패드; 상기 제1 패드 및 상기 제2 패드를 각각 상기 단락부와 전기적으로 연결하는 제1 블라인드 비아홀 및 제2 블라인드 비아홀; 및 상기 수동 소자를 내장하기 위한 실제 기판에 구비되는 소자들에 대응하는 등가회로부를 포함하는, 수동 소자 내장을 위한 기판의 ESL/ESR 측정 방법
|
3 |
3
제1항에 있어서, 상기 제2 테스트 기판은, 기판; 상기 기판 표면에 형성된 제1 및 제2 패드; 상기 제1 패드 및 상기 제2 패드를 각각 상기 공간과 연결하는 제1 블라인드 비아홀 및 제2 블라인드 비아홀; 및 상기 수동 소자를 내장하기 위한 실제 기판에 구비되는 소자들에 대응하는 등가회로부를 포함하는, 수동 소자 내장을 위한 기판의 ESL/ESR 측정 방법
|
4 |
4
제1항에 있어서, 상기 제2 테스트 기판은, 상기 수동 소자가 내장될 수 있고, 상기 수동 소자의 크기에 대응하는 공간이 형성되어 있는 기판; 상기 기판 표면에 형성된 제1 및 제2 패드; 상기 제1 패드 및 상기 제2 패드를 각각 상기 공간과 연결하는 제1 블라인드 비아홀 및 제2 블라인드 비아홀; 및 상기 수동 소자를 내장하기 위한 실제 기판에 구비되는 소자들에 대응하는 등가회로부를 포함하는, 수동 소자 내장을 위한 기판의 ESL/ESR 측정 방법
|
5 |
5
제1항에 있어서, 상기 제3 테스트 기판은, 상기 수동 소자가 내장될 수 있는 공간이 형성되어 있는 기판; 상기 기판 표면에 형성된 제1 및 제2 패드; 상기 공간에 내장된 상기 수동 소자의 제1 단자 및 제2 단자와 각각 전기적으로 연결된 제1 블라인드 비아홀 및 제2 블라인드 비아홀; 및 상기 수동 소자를 내장하기 위한 실제 기판에 구비되는 소자들에 대응하는 등가회로부를 포함하는, 수동 소자 내장을 위한 기판의 ESL/ESR 측정 방법
|
6 |
6
제1항에 있어서, 상기 제1 S 파라미터, 상기 제2 S 파라미터 및 상기 제3 S 파라미터는 상기 수동 소자에 입력되는 전압에 대한 상기 수동 소자에서 출력되는 전압의 비(比)인, 수동 소자 내장을 위한 기판의 ESL/ESR 측정 방법
|
7 |
7
제1항에 있어서, 상기 수동 소자는 적층세라믹콘덴서(Multi layer Ceramic Condensor)인, 수동 소자 내장을 위한 기판의 ESL/ESR 측정 방법
|