| 1 |
1
실리콘 나이트라이드가 코팅된 하부 웨이퍼에 파릴렌 레이어를 증착하는 단계;상기 파릴렌 레이어가 증착된 상기 하부 웨이퍼 상에 패턴을 형성하는 단계;상기 파릴렌 레이어를 가열하여 활성화시키는 단계; 및상기 파릴렌 레이어 상에 실리콘 나이트라이드가 코팅된 상부 웨이퍼를 접착하는 단계를 포함하는 투과전자현미경용 나노유체 칩의 제조 방법
|
| 2 |
2
제 1 항에 있어서,상기 파릴렌 레이어의 두께는 10nm 이상 200nm 이하인 투과전자현미경용 나노유체 칩의 제조 방법
|
| 3 |
3
제 1 항에 있어서,상기 파릴렌 레이어를 증착하는 단계 이후에,상기 파릴렌 레이어 상에 스퍼터 코팅 시스템을 사용하여 크롬 레이어를 증착하는 단계를 더 포함하는 투과전자현미경용 나노유체 칩의 제조 방법
|
| 4 |
4
제 1 항에 있어서,상기 파릴렌 레이어를 가열하여 활성화시키는 단계는,상기 패턴을 형성하는 단계 이후에 수행되고, 상기 상부 웨이퍼를 접착하는 단계 이전에 수행되는 초기 가열 단계; 및상기 상부 웨이퍼를 접착하는 단계 이후에 수행되고, 상기 파릴렌 레이어 및 상부 웨이퍼를 접합시키기 위하여 수행되는 재가열 단계를 포함하는 투과전자현미경용 칩의 제조 방법
|
| 5 |
5
제 4 항에 있어서,상기 상부 웨이퍼를 가압하는 가압 단계를 더 포함하고,상기 재가열 단계는, 상기 가압 단계가 수행되는 동안 수행되는 투과전자현미경용 칩의 제조 방법
|
| 6 |
6
제 1 항에 있어서,상기 패턴을 형성하는 단계는, 외부와 연통되는 적어도 2개 이상의 외부 채널을 형성하는 단계; 및상기 적어도 2개 이상의 외부 채널을 서로 연통시키는 나노 채널을 형성하는 단계를 포함하는 투과전자현미경용 칩의 제조 방법
|
| 7 |
7
제 6 항에 있어서,상기 적어도 2개 이상의 외부 채널을 형성하는 단계는,적어도 2개 이상의 유입구를 형성하는 단계; 및1개의 토출구를 형성하는 단계를 포함하고,상기 나노 채널은 상기 적어도 2개 이상의 유입구 각각을 상기 1개의 토출구에 연통시키는 투과전자현미경용 칩의 제조 방법
|
| 8 |
8
제 1 항에 있어서,상기 패턴을 형성하는 단계는, 외부와 연통되는 4개의 외부 채널을 형성하는 단계; 및 상기 4개의 외부 채널 중 서로 다른 2개의 외부 채널을 각각 서로 연통시키는 2개의 나노 채널을 형성하는 단계를 포함하고,사용자가 상기 2개의 나노 채널이 서로 교차하는 지점을 관측할 수 있도록 관측창을 형성하는 단계를 더 포함하는 투과전자현미경용 나노유체 칩의 제조 방법
|
| 9 |
9
실리콘 나이트라이드가 코팅된 하부 웨이퍼;상기 하부 웨이퍼에 증착되는 파릴렌 레이어; 및상기 파릴렌 레이어 상에 접착되고, 실리콘 나이트라이드가 코팅된 상부 웨이퍼를 포함하고,상기 파릴렌 레이어는 분자 결합을 통해, 상기 하부 웨이퍼 및 상부 웨이퍼 각각의 실리콘 나이트라이드에 결합하는 투과전자현미경용 나노유체 칩
|
| 10 |
10
제 9 항에 있어서,상기 파릴렌 레이어의 두께는 10nm이상 200nm이하인 투과전자현미경용 나노유체 칩
|
| 11 |
11
제 10 항에 있어서,상기 파릴렌 레이어의 표면의 제곱평균 거칠기는 5nm 이하인 투과전자현미경용 나노유체 칩
|
