| 1 |
1
복수의 저항들이 직렬로 연결된 저항 스트링; 및상기 저항 스트링의 고전압 노드, 중간 전압 노드들, 및 저전압 노드와 연결되고, 디지털 데이터 신호를 아날로그 데이터 전압으로 변환하는 복수의 데이터 채널들을 포함하고,상기 복수의 데이터 채널 각각은:상기 고전압 노드, 상기 중간 전압 노드들, 및 상기 저전압 노드와 연결된 메인 디지털-아날로그 컨버터;상기 메인 디지털-아날로그 컨버터의 출력 단자와 연결된 곱셈기;상기 고전압 노드, 상기 중간 전압 노드들, 및 상기 저전압 노드 중 일부에 연결된 서브 디지털-아날로그 컨버터; 및상기 곱셈기의 출력 단자와 상기 서브 디지털-아날로그 컨버터의 출력 단자에 연결된 전압 합성기를 포함하는,데이터 구동 회로
|
| 2 |
2
제1 항에 있어서,상기 전압 합성기는 상기 곱셈기의 출력 전압과 상기 서브 디지털-아날로그 컨버터의 출력 전압을 합성하여 상기 아날로그 데이터 전압을 생성하는,데이터 구동 회로
|
| 3 |
3
제2 항에 있어서,상기 곱셈기는 상기 디지털 데이터 신호의 MSB(Most Significant Bits)에 대응하는 전압을 출력하고,상기 서브 디지털-아날로그 컨버터는 상기 디지털 데이터 신호의 LSB(Least Significant Bits)에 대응하는 전압을 출력하는,데이터 구동 회로
|
| 4 |
4
제1 항에 있어서,상기 전압 합성기는:샘플링 커패시터;상기 서브 디지털-아날로그 컨버터의 출력 단자와 상기 샘플링 커패시터의 제1 전극을 연결하는 제1 스위치;증폭기;상기 샘플링 커패시터의 제2 전극과 상기 증폭기의 제1 입력 단자를 연결하는 제2 스위치;상기 고전압 노드, 상기 중간 전압 노드들, 및 상기 저전압 노드 중 하나와 상기 증폭기의 제2 입력 단자를 연결하는 제3 스위치;상기 곱셈기의 출력 단자와 상기 증폭기의 상기 제2 입력 단자를 연결하는 제4 스위치; 및상기 샘플링 커패시터의 제1 전극과 상기 증폭기의 상기 제1 입력 단자를 연결하는 제5 스위치를 포함하는,데이터 구동 회로
|
| 5 |
5
제4 항에 있어서,상기 제1 스위치 및 상기 제3 스위치는 제1 스위칭 신호를 수신할 때 턴-온되고,상기 제4 스위치는 상기 제1 스위칭 신호의 반전 신호를 수신할 때 턴-온되고,상기 제2 스위치는 제2 스위칭 신호를 수신할 때 턴-온되고,상기 제5 스위치는 상기 제2 스위칭 신호의 반전 신호를 수신할 때 턴-온되는,데이터 구동 회로
|
| 6 |
6
제5 항에 있어서,상기 전압 합성기는:상기 제2 스위치, 상기 제3 스위치, 상기 증폭기의 상기 제1 입력 단자, 및 상기 증폭기의 상기 제2 입력 단자를 연결하는 제1 오프셋 반전기; 및상기 증폭기의 내부에 위치하고, 상기 증폭기의 상기 제1 입력 단자 및 상기 증폭기의 상기 제2 입력 단자를 연결하는 상기 제2 오프셋 반전기를 더 포함하는,데이터 구동 회로
|
| 7 |
7
제6 항에 있어서,상기 제1 오프셋 반전기 및 상기 제2 오프셋 반전기는 상기 제1 스위칭 신호를 수신할 때, 상기 증폭기의 입력 오프셋 전압을 반전시켜 상기 샘플링 커패시터의 제2 전극에 인가하는,데이터 구동 회로
|
| 8 |
8
제4 항에 있어서,상기 곱셈기는 입력 전압의 N 배에 해당하는 출력 전압을 출력하고,상기 곱셈기는 N-1 개의 커패시터들을 포함하고,상기 N은 1보다 큰 정수인,데이터 구동 회로
|
| 9 |
9
제8 항에 있어서,상기 N-1 개의 커패시터들은 제1 커패시터, 제2 커패시터, 및 제3 커패시터를 포함하고,상기 곱셈기는:상기 곱셈기의 입력 단자와 상기 제1 커패시터의 제1 전극을 연결하는 제6 스위치;상기 제1 커패시터의 제2 전극과 기준 전원을 연결하는 제7 스위치;상기 제1 커패시터의 제2 전극과 상기 곱셈기의 입력 단자를 연결하는 제8 스위치;상기 제1 커패시터의 제1 전극과 상기 제2 커패시터의 제1 전극을 연결하는 제9 스위치;상기 제2 커패시터의 제2 전극과 기준 전원을 연결하는 제10 스위치;상기 제2 커패시터의 제2 전극과 상기 곱셈기의 입력 단자를 연결하는 제11 스위치;상기 제2 커패시터의 제1 전극과 상기 제3 커패시터의 제1 전극을 연결하는 제12 스위치;상기 제3 커패시터의 제2 전극과 기준 전원을 연결하는 제13 스위치;상기 제3 커패시터의 제2 전극과 상기 곱셈기의 입력 단자를 연결하는 제14 스위치; 및상기 제3 커패시터의 제1 전극과 상기 곱셈기의 출력 단자를 연결하는 제15 스위치를 더 포함하는,데이터 구동 회로
|
| 10 |
10
제9 항에 있어서,상기 제6, 제7, 제11, 제12, 제13 스위치들은 클록 신호가 제1 로직 레벨일 때 턴-온되고,상기 제8, 제9, 제10, 제14, 제15 스위치들은 상기 클록 신호가 상기 제1 로직 레벨과 다른 제2 로직 레벨일 때 턴-온되는,데이터 구동 회로
|
| 11 |
11
아날로그 데이터 전압을 수신하고, 상기 아날로그 데이터 전압에 대응하는 영상을 표시하는 화소들; 및상기 화소들에 상기 아날로그 데이터 전압을 송신하는 데이터 구동부를 포함하고,상기 데이터 구동부는:복수의 저항들이 직렬로 연결된 저항 스트링; 및상기 저항 스트링의 고전압 노드, 중간 전압 노드들, 및 저전압 노드와 연결되고, 디지털 데이터 신호를 상기 아날로그 데이터 전압으로 변환하는 복수의 데이터 채널들을 포함하고,상기 복수의 데이터 채널 각각은:상기 고전압 노드, 상기 중간 전압 노드들, 및 상기 저전압 노드와 연결된 메인 디지털-아날로그 컨버터;상기 메인 디지털-아날로그 컨버터의 출력 단자와 연결된 곱셈기;상기 고전압 노드, 상기 중간 전압 노드들, 및 상기 저전압 노드 중 일부에 연결된 서브 디지털-아날로그 컨버터; 및상기 곱셈기의 출력 단자와 상기 서브 디지털-아날로그 컨버터의 출력 단자에 연결된 전압 합성기를 포함하는,표시 장치
|
| 12 |
12
제11 항에 있어서,상기 전압 합성기는 상기 곱셈기의 출력 전압과 상기 서브 디지털-아날로그 컨버터의 출력 전압을 합성하여 상기 아날로그 데이터 전압을 생성하는,표시 장치
|
| 13 |
13
제12 항에 있어서,상기 곱셈기는 상기 디지털 데이터 신호의 MSB에 대응하는 전압을 출력하고,상기 서브 디지털-아날로그 컨버터는 상기 디지털 데이터 신호의 LSB에 대응하는 전압을 출력하는,표시 장치
|
| 14 |
14
제11 항에 있어서,상기 전압 합성기는:샘플링 커패시터;상기 서브 디지털-아날로그 컨버터의 출력 단자와 상기 샘플링 커패시터의 제1 전극을 연결하는 제1 스위치;증폭기;상기 샘플링 커패시터의 제2 전극과 상기 증폭기의 제1 입력 단자를 연결하는 제2 스위치;상기 고전압 노드, 상기 중간 전압 노드들, 및 상기 저전압 노드 중 하나와 상기 증폭기의 제2 입력 단자를 연결하는 제3 스위치;상기 곱셈기의 출력 단자와 상기 증폭기의 상기 제2 입력 단자를 연결하는 제4 스위치; 및상기 샘플링 커패시터의 제1 전극과 상기 증폭기의 상기 제1 입력 단자를 연결하는 제5 스위치를 포함하는,표시 장치
|
| 15 |
15
제14 항에 있어서,상기 제1 스위치 및 상기 제3 스위치는 제1 스위칭 신호를 수신할 때 턴-온되고,상기 제4 스위치는 상기 제1 스위칭 신호의 반전 신호를 수신할 때 턴-온되고,상기 제2 스위치는 제2 스위칭 신호를 수신할 때 턴-온되고,상기 제5 스위치는 상기 제2 스위칭 신호의 반전 신호를 수신할 때 턴-온되는,표시 장치
|
| 16 |
16
제15 항에 있어서,상기 전압 합성기는:상기 제2 스위치, 상기 제3 스위치, 상기 증폭기의 상기 제1 입력 단자, 및 상기 증폭기의 상기 제2 입력 단자를 연결하는 제1 오프셋 반전기; 및상기 증폭기의 내부에 위치하고, 상기 증폭기의 상기 제1 입력 단자 및 상기 증폭기의 상기 제2 입력 단자를 연결하는 상기 제2 오프셋 반전기를 더 포함하는,표시 장치
|
| 17 |
17
제16 항에 있어서,상기 제1 오프셋 반전기 및 상기 제2 오프셋 반전기는 상기 제1 스위칭 신호를 수신할 때, 상기 증폭기의 입력 오프셋 전압을 반전시켜 상기 샘플링 커패시터의 제2 전극에 인가하는,표시 장치
|
| 18 |
18
제14 항에 있어서,상기 곱셈기는 입력 전압의 N 배에 해당하는 출력 전압을 출력하고,상기 곱셈기는 N-1 개의 커패시터들을 포함하고,상기 N은 1보다 큰 정수인,표시 장치
|
| 19 |
19
제18 항에 있어서,상기 N-1 개의 커패시터들은 제1 커패시터, 제2 커패시터, 및 제3 커패시터를 포함하고,상기 곱셈기는:상기 곱셈기의 입력 단자와 상기 제1 커패시터의 제1 전극을 연결하는 제6 스위치;상기 제1 커패시터의 제2 전극과 기준 전원을 연결하는 제7 스위치;상기 제1 커패시터의 제2 전극과 상기 곱셈기의 입력 단자를 연결하는 제8 스위치;상기 제1 커패시터의 제1 전극과 상기 제2 커패시터의 제1 전극을 연결하는 제9 스위치;상기 제2 커패시터의 제2 전극과 기준 전원을 연결하는 제10 스위치;상기 제2 커패시터의 제2 전극과 상기 곱셈기의 입력 단자를 연결하는 제11 스위치;상기 제2 커패시터의 제1 전극과 상기 제3 커패시터의 제1 전극을 연결하는 제12 스위치;상기 제3 커패시터의 제2 전극과 기준 전원을 연결하는 제13 스위치;상기 제3 커패시터의 제2 전극과 상기 곱셈기의 입력 단자를 연결하는 제14 스위치; 및상기 제3 커패시터의 제1 전극과 상기 곱셈기의 출력 단자를 연결하는 제15 스위치를 더 포함하는,표시 장치
|
| 20 |
20
제19 항에 있어서,상기 제6, 제7, 제11, 제12, 제13 스위치들은 클록 신호가 제1 로직 레벨일 때 턴-온되고,상기 제8, 제9, 제10, 제14, 제15 스위치들은 상기 클록 신호가 상기 제1 로직 레벨과 다른 제2 로직 레벨일 때 턴-온되는,표시 장치
|
