맞춤기술찾기

이전대상기술

나누기-더하기 회로와 이를 이용한 고해상도 디지털아날로그 변환기

  • 기술번호 : KST2015114658
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 입력 디지털 코드를 적어도 두개 이상의 세그먼트로 나누어 나누어진 적은 수의 비트의 코드를 각각의 DAC를 통해 변환한 후, 각각의 DAC의 출력을 캐패시터와 스위치만으로 간단하게 구성된 나누기-더하기 회로를 이용하여 전체 출력을 낼 수 있도록 함으로써 10비트 이상의 고해상도를 구현할 수 있도록 한 나누기-더하기 회로와 이를 이용한 고해상도 디지털 아날로그 변환기를 제공한다. 이러한 본 발명의 고해상도 디지털 아날로그 변환기는 적어도 2비트 이상으로 된 복수개의 세그먼트로 나뉘어진 입력 디지털 코드를 DA변환하는 복수개의 DAC; 상기 DAC 중 입력 디지털 코드의 LSB를 포함하는 세그먼트에 대한 DA변환을 행하는 DAC로부터 MSB를 포함하는 세그먼트에 대한 DA변환을 행하는 DAC에 이르기까지 상기 각각의 DAC의 변환결과를 가산하여 상기 입력 디지털 코드 전체에 대한 DA변환 결과를 얻는 복수개의 나누기-더하기 회로부를 포함하여 구성되며, 이러한 본 발명은 고해상도의 DAC를 용이하게 구현할 수 있게 된다. 고해상도, DAC, 나누기-더하기 회로, 캐패시터, 스위치
Int. CL H03M 1/66 (2006.01)
CPC
출원번호/일자 1020050041989 (2005.05.19)
출원인 한국과학기술원
등록번호/일자 10-0630902-0000 (2006.09.26)
공개번호/일자
공고번호/일자 (20061004) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2005.05.19)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 조규형 대한민국 충남 공주시
2 김상경 대한민국 대전 유성구
3 손영석 대한민국 경기 화성시

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이원희 대한민국 서울특별시 강남구 테헤란로 ***, 성지하이츠빌딩*차 ***호 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 주식회사 아이카이스트 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2005.05.19 수리 (Accepted) 1-1-2005-0262277-72
2 선행기술조사의뢰서
Request for Prior Art Search
2006.07.10 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2006.08.11 수리 (Accepted) 9-1-2006-0051112-53
4 등록결정서
Decision to grant
2006.09.25 발송처리완료 (Completion of Transmission) 9-5-2006-0553434-73
5 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
제1, 제2 전압에 의해 각각 제1, 제3 캐패시터에 전하가 충전되고, 상기 제3 캐패시터에 연결된 제1 경로 제어용 스위치를 통해 상기 제1, 제3 캐패시터를 연결함에 있어 상기 제1 전압에 대하여 상기 제1 캐패시터와 병렬 연결되는 제2 캐패시터를 상기 제1 경로 제어용 스위치를 통해 제3 캐패시터와 직렬로 연결한 후 상기 제1 캐패시터와 연결하여, 상기 제2 캐패시터와 제3 캐패시터가 연결되기 전에 제1 캐패시터에 걸리는 전압인 제1 전압과 상기 제3 캐패시터에 걸리는 제2 전압이 제2 캐패시터의 값과의 비에 비례하는 적절한 비로 나누어진 전압값이 더해지도록 하여, 상기 제1 경로 제어용 스위치를 통해 제2 캐패시터가 제3 캐패시터와 직렬 연결되고, 다시 제3 캐패시터가 제1 캐패시터와 병렬 연결된 상태에서의 상기 제1 캐패시터에 걸리는 전압값을 나누기와 더하기의 계산형태로 얻을 수 있도록 한 것을 특징으로 하는 나누기-더하기 회로
2 2
제 1 항에 있어서, 상기 제2 캐패시터에는 상기 제1 경로 제어용 스위치 온시 오프되어 상기 제2 캐패시터와 제3 캐패시터의 직렬 연결을 가능토록 하는 제2 경로 제어용 스위치가 접속되어 있는 것을 특징으로 하는 나누기-더하기 회로
3 3
제 1 항에 있어서, 상기 제1 및 제3 캐패시터의 용량은 동일하고, 제2 캐패시터의 용량은 제1 및 제3 캐패시터의 용량보다 작은 값을 갖는 것을 특징으로 하는 나누기-더하기 회로
4 4
고해상도 DAC를 구성함에 있어, 입력 디지털 코드를 비트수가 적어도 2 이상인 복수개의 세그먼트로 나눈 후, 각각의 세그먼트에 대하여 각각의 DAC를 통해 DA변환한 후, 상기 각각의 DAC 출력 전압을 상기 제 1 항의 나누기-더하기 회로를 통하여 입력 디지털 코드 전체에 대한 최종 DA변환 출력을 얻도록 된 것을 특징으로 하는 나누기- 더하기 회로를 이용한 고해상도 디지털 아날로그 변환기
5 5
제 4 항에 있어서, 상기 DAC는 캐패시터의 전압 형태의 출력을 가지는 DAC인 것을 특징으로 하는 나누기- 더하기 회로를 이용한 고해상도 디지털 아날로그 변환기
6 6
제 4 항에 있어서, 상기 DAC는 서로 병렬 연결된 것을 특징으로 하는 나누기- 더하기 회로를 이용한 고해상도 디지털 아날로그 변환기
7 7
제 4 항에 있어서, 상기 DAC는 Algorithmic DAC 또는 Cyclic DAC인 것을 특징으로 하는 나누기- 더하기 회로를 이용한 고해상도 디지털 아날로그 변환기
8 8
제 4 항에 있어서, 상기 나누기-더하기 회로는 상기 DAC 중 입력 디지털 코드의 LSB를 포함하는 세그먼트에 대한 DA변환을 행하는 DAC로부터 MSB를 포함하는 세그먼트에 대한 DA변환을 행하는 DAC에 이르기까지 상기 각각의 DAC의 변환결과를 가산하여 상기 입력 디지털 코드 전체에 대한 DA변환 결과를 얻도록 복수개의 나누기-더하기 회로부로 구성되는 것을 특징으로 하는 나누기- 더하기 회로를 이용한 고해상도 디지털 아날로그 변환기
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 JP04455515 JP 일본 FAMILY
2 JP18325184 JP 일본 FAMILY
3 US07283077 US 미국 FAMILY
4 US20060261998 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 JP2006325184 JP 일본 DOCDBFAMILY
2 JP4455515 JP 일본 DOCDBFAMILY
3 US2006261998 US 미국 DOCDBFAMILY
4 US7283077 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.