맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

프리엠블 신호를 이용하여 동기화와 직류 오프셋 보상을수행하는 방법 및 장치

  • 기술번호 : KST2015112595
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 오프셋 검출 회로는 쉬프트 레지스터, 누산부 및 연산부를 포함한다. 쉬프트 레지스터는 입력 신호를 N 배 오버 샘플링 비율로 디지털 변환한 디지털 변환값을 순차적으로 입력받고 저장한다. 누산부는 디지털 변환값이 입력될 때마다 상기 디지털 변환값들 중 가장 최근의 N 개의 디지털 변환값들을 누산한 누산값을 갱신 및 저장한다. 연산부는 누산값을 기초로 상기 입력 신호의 논리 레벨이 천이되는지 판단하고, 상기 입력 신호의 논리 레벨이 천이하면 상기 누산값을 N으로 나눈 평균치를 직류 오프셋 레벨로 출력한다.
Int. CL H03M 1/66 (2006.01)
CPC H03M 1/1023(2013.01) H03M 1/1023(2013.01) H03M 1/1023(2013.01) H03M 1/1023(2013.01) H03M 1/1023(2013.01) H03M 1/1023(2013.01)
출원번호/일자 1020060099008 (2006.10.11)
출원인 한국과학기술원
등록번호/일자 10-0836532-0000 (2008.06.03)
공개번호/일자 10-2008-0032899 (2008.04.16) 문서열기
공고번호/일자 (20080610) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2006.10.11)
심사청구항수 29

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박인철 대한민국 대전 유성구
2 강세현 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 박영우 대한민국 서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2006.10.11 수리 (Accepted) 1-1-2006-0735046-38
2 선행기술조사의뢰서
Request for Prior Art Search		 2007.05.07 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2007.06.12 수리 (Accepted) 9-1-2007-0032784-58
4 의견제출통지서
Notification of reason for refusal		 2007.11.27 발송처리완료 (Completion of Transmission) 9-5-2007-0635090-06
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2007.12.14 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2007-0899094-55
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2007.12.14 수리 (Accepted) 1-1-2007-0899106-15
7 등록결정서
Decision to grant		 2008.05.28 발송처리완료 (Completion of Transmission) 9-5-2008-0287536-83
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
입력 신호를 N(N은 2 이상의 자연수) 배 오버 샘플링 비율로 디지털 변환한 디지털 변환값을 순차적으로 입력받고 저장하는 쉬프트 레지스터;상기 디지털 변환값이 입력될 때마다 상기 디지털 변환값들 중 가장 최근의 N 개의 디지털 변환값들을 누산한 누산값을 갱신 및 저장하는 누산부; 및상기 누산값을 기초로 상기 입력 신호의 논리 레벨이 천이되는지 판단하고, 상기 입력 신호의 논리 레벨이 천이하면 상기 누산값을 N으로 나눈 평균치를 직류 오프셋 레벨로 출력하는 연산부를 포함하는 오프셋 검출 회로
2 2
제1항에 있어서, 상기 쉬프트 레지스터는 순차적으로 연결된 적어도 N 개의 레지스터들을 포함하는 것을 특징으로 하는 오프셋 검출 회로
3 3
제1항에 있어서, 상기 누산부는상기 디지털 변환값이 입력될 때마다, 상기 디지털 변환값을 이전 누산값에 합산하여 임시 누산값을 생성하는 합산기;상기 임시 누산값에서 N 번 전에 입력된 디지털 변환값을 감산하여 현재 누산값을 생성하는 감산기; 및상기 현재 누산값을 저장하는 저장부를 포함하는 것을 특징으로 하는 오프셋 검출 회로
4 4
제3항에 있어서, 상기 누산부는 상기 임시 누산값 및 현재 누산값을 입력받아 멀티플렉싱하는 멀티플렉서를 더 포함하는 특징으로 하는 오프셋 검출 회로
5 5
제4항에 있어서, 상기 멀티플렉서는 상기 디지털 변환값의 입력 회수가 N 회 이하인 동안에는 상기 임시 누산값을 상기 저장부에 인가하며, 상기 디지털 변환값의 입력 회수가 N 회를 초과한 이후에는 상기 현재 누산값을 상기 저장부에 인가하도록 구성된 것을 특징으로 하는 오프셋 검출 회로
6 6
제1항에 있어서, 상기 누산부는 최초로 인가되는 두 디지털 변환값들이 모두 소정의 크기 이상일 경우에 합산을 시작하도록 구성된 것을 특징으로 하는 오프셋 검출 회로
7 7
제1항에 있어서, 상기 쉬프트 레지스터는 M 개(M≥N)의 레지스터들을 포함하며, 상기 오프셋 검출 회로는 상기 M 개의 레지스터들 중에서 선택된 K 개의 레지스터들의 출력을 멀티플렉싱하여 상기 누산부에 제공하는 멀티플렉서를 포함하는 것을 특징으로 하는 오프셋 검출 회로
8 8
제7항에 있어서, 상기 N은 2보다 큰 2의 거듭 제곱이고, 상기 M은 상기 N보다 큰 2의 거듭 제곱인 것을 특징으로 하는 오프셋 검출 회로
9 9
제8항에 있어서, 상기 N은 4, 8, 16 중 하나이고, 상기 M은 4, 8, 16 중에서 상기 N보다 큰 수이며, 상기 K는 3이고, 상기 K 개의 레지스터들은 각각 0번, 8번, 12번 레지스터(최근에 입력된 디지털 변환값을 저장할수록 레지스터의 번호가 커짐)인 것을 특징으로 하는 오프셋 검출 회로
10 10
제8항에 있어서, 상기 연산부는 상기 누산값의 디지털 코드를 상기 오버 샘플링 비율에 기초한 비트 수만큼 오른쪽 쉬프트하여 상기 누산값을 N으로 나누도록 구성된 것을 특징으로 하는 오프셋 검출 회로
11 11
입력 신호를 N(N은 2 이상의 자연수) 배 오버 샘플링 비율로 디지털 변환한 디지털 변환값을 생성하는 아날로그 디지털 변환기; 및상기 디지털 변환값들을 기초로 직류 오프셋 레벨을 검출하는 오프셋 검출부를 포함하며,상기 오프셋 검출부는상기 디지털 변환값을 순차적으로 입력받고 저장하는 쉬프트 레지스 터;상기 디지털 변환값이 입력될 때마다 상기 디지털 변환값들 중 가장 최근의 N 개의 디지털 변환값들을 누산한 누산값을 갱신 및 저장하는 누산 부; 및상기 누산값을 기초로 상기 입력 신호의 논리 레벨이 천이되는지 판 단하고, 상기 입력 신호의 논리 레벨이 천이하면 상기 누산값을 N으로 나눈 평균치를 직류 오프셋 레벨로 출력하는 연산부를 포함하는 것을 특징으로 하는 수신 회로
12 12
제11항에 있어서, 상기 쉬프트 레지스터는 순차적으로 연결된 적어도 N 개의 레지스터들을 포함하는 것을 특징으로 하는 수신 회로
13 13
제11항에 있어서, 상기 누산부는상기 디지털 변환값이 입력될 때마다, 상기 디지털 변환값을 이전 누산값에 합산하여 임시 누산값을 생성하는 합산기;상기 임시 누산값에서 N 번 전에 입력된 디지털 변환값을 감산하여 현재 누산값을 생성하는 감산기; 및상기 현재 누산값을 저장하는 저장부를 포함하는 것을 특징으로 하는 수신 회로
14 14
제13항에 있어서, 상기 누산부는 상기 임시 누산값 및 현재 누산값을 입력받아 멀티플렉싱하는 멀티플렉서를 더 포함하는 특징으로 하는 수신 회로
15 15
제14항에 있어서, 상기 멀티플렉서는 상기 디지털 변환값의 입력 회수가 N 회 이하인 동안에는 상기 임시 누산값을 상기 저장부에 인가하며, 상기 디지털 변환값의 입력 회수가 N 회를 초과한 이후에는 상기 현재 누산값을 상기 저장부에 인가하도록 구성된 것을 특징으로 하는 수신 회로
16 16
제11항에 있어서, 상기 누산부는 최초로 인가되는 두 디지털 변환값들이 모두 소정의 크기 이상일 경우에 합산을 시작하도록 구성된 것을 특징으로 하는 수신 회로
17 17
제11항에 있어서, 상기 쉬프트 레지스터는 M 개(M≥N)의 레지스터들을 포함하며, 상기 오프셋 검출부는 상기 M 개의 레지스터들 중에서 선택된 K 개의 레지스터들의 출력을 멀티플렉싱하여 상기 누산부에 제공하는 멀티플렉서를 포함하는 것을 특징으로 하는 수신 회로
18 18
제17항에 있어서, 상기 N은 2보다 큰 2의 거듭 제곱이고, 상기 M은 상기 N보다 큰 2의 거듭 제곱인 것을 특징으로 하는 수신 회로
19 19
제8항에 있어서, 상기 N은 4, 8, 16 중 하나이고, 상기 M은 4, 8, 16 중에서 상기 N보다 큰 수이며, 상기 K는 3이고, 상기 K 개의 레지스터들은 각각 0번, 8번, 12번 레지스터(최근에 입력된 디지털 변환값을 저장할수록 레지스터의 번호가 커짐)인 것을 특징으로 하는 수신 회로
20 20
제18항에 있어서, 상기 연산부는 상기 누산값의 디지털 코드를 상기 오버 샘플링 비율에 기초한 비트 수만큼 오른쪽 쉬프트하여 상기 누산값을 N으로 나누도록 구성된 것을 특징으로 하는 수신 회로
21 21
제11항에 있어서, 상기 오프셋 검출부는 상기 입력 신호의 서로 다른 논리 레벨에 따른 각각의 직류 오프셋 레벨들을 출력하도록 구성되고,상기 수신 회로는 상기 직류 오프셋 레벨들의 평균값을 기준으로 상기 입력 신호를 복조하는 복조기를 더 포함하는 것을 특징으로 하는 수신 회로
22 22
입력 신호를 N(N은 2 이상의 자연수) 배 오버 샘플링 비율로 디지털 변환한 디지털 변환값을 순차적으로 입력받고 저장하는 단계;상기 디지털 변환값이 입력될 때마다 상기 디지털 변환값들 중 가장 최근의 N 개의 디지털 변환값들을 누산한 누산값을 갱신 및 저장하는 단계; 및상기 누산값을 기초로 상기 입력 신호의 논리 레벨이 천이되는지 판단하고, 상기 입력 신호의 논리 레벨이 천이하는 경우에 상기 누산값을 N으로 나눈 평균치를 직류 오프셋 레벨로 출력하는 단계를 포함하는 직류 오프셋 검출 방법
23 23
제22항에 있어서, 상기 누산값을 갱신 및 저장하는 단계는상기 디지털 변환값이 입력될 때마다, 상기 디지털 변환값을 이전 누산값에 합산하여 임시 누산값을 생성하는 단계; 및상기 임시 누산값에서 N 번 전에 입력된 디지털 변환값을 감산하여 현재 누산값을 생성하는 단계를 포함하는 것을 특징으로 하는 직류 오프셋 검출 방법
24 24
제23항에 있어서, 상기 현재 누산값을 생성하는 단계는 상기 디지털 변환값의 입력 회수가 N 회 이하인 동안에는 상기 임시 누산값을 상기 현재 누산값으로 하며, 상기 디지털 변환값의 입력 회수가 N 회를 초과한 이후에는 상기 임시 누산값에서 N 번 전에 입력된 디지털 변환값을 감산하여 상기 현재 누산값을 생성하는 단계를 포함하는 것을 특징으로 하는 직류 오프셋 검출 방법
25 25
제22항에 있어서, 상기 누산값을 갱신 및 저장하는 단계는 최초로 인가되는 두 디지털 변환값들이 모두 소정의 크기 이상인지를 판단하는 단계를 포함하는 것을 특징으로 하는 직류 오프셋 검출 방법
26 26
제23항에 있어서, 상기 디지털 변환값을 순차적으로 입력받고 저장하는 단계는 상기 디지털 변환값들을 M 개(M≥N)의 레지스터들에 저장하는 단계를 포함하고, 상기 누산값을 갱신 및 저장하는 단계는 상기 M 개의 레지스터들 중에서 선택된 K 개의 레지스터들의 출력 중 선택된 한 출력을 상기 N 번 전에 입력된 변환값으로 제공하는 단계를 포함하는 것을 특징으로 하는 직류 오프셋 검출 방법
27 27
제26항에 있어서, 상기 N은 2보다 큰 2의 거듭 제곱이고, 상기 M은 상기 N보다 큰 2의 거듭 제곱인 것을 특징으로 하는 직류 오프셋 검출 방법
28 28
제27항에 있어서, 상기 N은 4, 8, 16 중 하나이고, 상기 M은 4, 8, 16 중에서 상기 N보다 큰 수이며, 상기 K는 3이고, 상기 K 개의 레지스터들은 각각 0번, 8번, 12번 레지스터(최근에 입력된 디지털 변환값을 저장할수록 레지스터의 번호가 커짐)인 것을 특징으로 하는 직류 오프셋 검출 방법
29 29
제27항에 있어서, 상기 누산값을 N으로 나눈 평균치를 직류 오프셋 레벨로 출력하는 단계는 상기 누산값의 디지털 코드를 상기 오버 샘플링 비율에 기초한 비트 수만큼 오른쪽 쉬프트하여 상기 누산값을 N으로 나누는 단계를 더 포함하는 것을 특징으로 하는 직류 오프셋 검출 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.