| 1 |
1
다수의 워드라인과 하나 또는 둘 이상의 비트라인 사이에 연결된 다수의 메모리 셀을 포함하는 메모리 셀 어레이; 및상기 하나 또는 둘 이상의 비트라인으로부터 제공되는 하나 또는 둘 이상의 제 1 멀티비트 데이터와 하나 또는 둘 이상의 제 2 멀티비트 데이터에 대하여 곱셈 및 누적 연산을 수행하는 연산 회로를 포함하되,하나의 비트라인에 연결된 다수의 메모리 셀은 제 1 멀티비트 데이터를 구성하는 비트 정보를 저장하고,상기 메모리 셀 어레이는 제 1 멀티비트 데이터를 구성하는 비트 정보를 순차적으로 상기 연산 회로에 제공하는 반도체 장치
|
| 2 |
2
청구항 1에 있어서, 상기 연산 회로는상기 하나 또는 둘 이상의 비트라인에 대응하는 하나 또는 둘 이상의 단위 연산 회로; 및누적 커패시터를 포함하되,상기 단위 연산 회로는 전하 재분배를 위해 상기 누적 커패시터에 선택적으로 연결되는 단위 커패시터를 포함하는 반도체 장치
|
| 3 |
3
청구항 2에 있어서, 상기 단위 연산 회로는 상기 단위 커패시터를 방전하는 동작과 대응하는 비트라인의 전압에 따라 상기 단위 커패시터의 전압을 제 2 멀티비트 데이터에 대응하는 입력 전압으로 설정하는 동작과 상기 단위 커패시터와 상기 누적 커패시터 사이에서 전하를 재분배하는 동작을 순차적으로 수행하는 반도체 장치
|
| 4 |
4
청구항 3에 있어서, 상기 단위 커패시터의 전압을 제 2 멀티비트 데이터에 대응하는 입력 전압으로 설정하는 동작 및 상기 단위 커패시터를 방전하는 동작 시 상기 누적 커패시터는 상기 단위 커패시터와 분리되는 반도체 장치
|
| 5 |
5
청구항 2에 있어서, 상기 단위 연산 회로는제 2 멀티비트 데이터를 입력 전압으로 변환하는 디지털 아날로그 변환기;선택 신호에 따라 상기 입력 전압 또는 접지 전압을 상기 단위 커패시터의 일단에 제공하는 선택 회로;대응하는 비트라인의 전압과 제 1 스위칭 신호에 따라 상기 선택 신호를 생성하는 논리 회로;제 2 스위칭 신호에 따라 상기 단위 커패시터의 타단과 상기 누적 커패시터를 연결하는 스위치; 및제 3 스위칭 신호에 따라 상기 단위 커패시터의 타단을 접지시키는 스위치를 포함하는 반도체 장치
|
| 6 |
6
청구항 5에 있어서, 제 1 멀티비트 데이터의 최하위 비트부터 최상위 비트까지 순차적으로 상기 연산 회로에 제공되도록 상기 다수의 워드라인을 제어하는 워드라인 디코더를 더 포함하는 반도체 장치
|
| 7 |
7
청구항 1에 있어서, 상기 하나 또는 둘 이상의 비트라인을 상기 연산 회로에 연결하는 비트라인 연결 회로를 더 포함하는 반도체 장치
|
| 8 |
8
청구항 1에 있어서, 상기 하나 또는 둘 이상의 비트라인의 전압을 센싱 및 증폭하는 하나 또는 둘 이상의 센스앰프를 더 포함하는 반도체 장치
|
| 9 |
9
청구항 1에 있어서, 상기 연산 회로는상기 하나 또는 둘 이상의 비트라인에 대응하는 하나 또는 둘 이상의 단위 연산 회로를 포함하되,상기 단위 연산 회로는 단위 커패시터, 및 전하 재분배를 위해 상기 단위 커패시터에 선택적으로 연결되는 단위 누적 커패시터를 포함하는 반도체 장치
|
| 10 |
10
청구항 9에 있어서, 상기 연산 회로는 이웃하는 단위 연산 회로의 누적 커패시터를 선택적으로 연결하는 연결 스위치를 더 포함하는 반도체 장치
|
