| 1 |
1
질화물 반도체 광전 소자에 있어서, 실리콘 기판(100); 상기 기판(100)위에 형성된, 비정질 질화실리콘층(210); 상기 비정질 질화실리콘층(210) 위에 입자들이 서로 이격되게 자발 형성되는 복수의 질화물 반도체 나노입자(231)와, 상기 각 나노입자(231)의 상부에 나노상으로 형성되는 다중 양자우물층(300)을 포함하는 나노결정(230); 상기 비정질 질화실리콘층(210) 및 다중 양자우물층(300)을 덮으면서 그 상부에 적층되는 비정질 질화실리콘 질화실리콘 덮개층(220); 상기 비정질 질화실리콘 덮개층(220)위에 형성되어, 전극으로부터 주입되는 전자들이 상기 덮개층(220)에서 넓게 퍼질 수 있게 하는 전자주입층(미도시)을 포함하여 구성되는 것을 특징으로 하는 질화물 반도체 나노상 광전소자
|
| 2 |
2
삭제
|
| 3 |
3
제 1 항에 있어서, 상기 질화물 반도체 나노결정(230)은, AlxlnyGa1-x-yN(0≤x,y ≤1)의 나노입자와 상기 나노입자 위에 형성되어 다중 양자 우물 구조를 이루는 AlilnjGa1-i-jN(0≤i,j≤1)의 다중 양자 우물층 또는, AlxlnyGa1-x-yN(0≤x,y ≤1)의 나노입자와, 상기 나노입자 위에 형성되어 다중 양자 우물 구조를 이루는 AlxlnyGa1-x-yN/AlilnjGa1-i-jN(0≤x,y,i,j≤1)의 다중 양자 우물층;으로 구성되는 것을 특징으로 하는 질화물 반도체 나노상 광전소자
|
| 4 |
4
제 3 항에 있어서, 상기 다중 양자우물층은 AlxlnyGa1-x-yN/AlilnjGa1-i-jN(0≤x,y,i,j≤1)의 나노입자는 지름이 3 내지 500 nm 인 것을 특징으로 하는 질화물 반도체 나노상 광전소자
|
| 5 |
5
제 3 항에 있어서, 상기 다중 양자우물층은 AlxlnyGa1-x-yN/AlilnjGa1-i-jN(0≤x,y,i,j≤1)의 나노입자가 1 내지 20 쌍이 반복 적층되고, 각 층의 두께는 1 내지 20nm 인 것을 특징으로 하는 질화물 반도체 나노상 광전소자
|
| 6 |
6
제 3 항에 있어서, 상기 AlxlnyGa1-x-yN(0≤x,y ≤1)의 나노입자는 지름이 1 내지 500 nm 인 것을 특징으로 하는 질화물 반도체 나노상 광전소자
|
| 7 |
7
제 4 항 내지 제 6 항중 어느 한 항에 있어서, 상기 전자 주입층(미도시)은 n-형 AlxlnyGa1-x-yN(0≤x,y ≤1)층인 것을 특징으로 하는 질화물 반도체 나노상 광전소자
|
| 8 |
8
제 7 항에 있어서, 상기 n-형 AlxlnyGa1-x-yN(0≤x,y ≤1)층은 두께가 1 내지 500 nm인 것을 특징으로 하는 질화물 반도체 나노상 광전소자
|
| 9 |
9
제 8 항에 있어서, 상기 실리콘 기판(100)은 p-형 실리콘 기판(100)인 것을 특징으로 하는 질화물 반도체 나노상 광전소자
|
| 10 |
10
질화물 반도체를 이용한 광전소자의 제조방법에 있어서, 실리콘 기판(100)위에 비정질 질화실리콘층(210)을 성장시키는 단계(S1); 상기 비정질 질화실리콘층(210)위에 질화물 반도체 나노결정(230)을 성장시키는 단계(S2); 및 상기 질화물 반도체 나노결정(230)이 성장된 비정질 질화실리콘층(210)위에 비정질 질화실리콘 덮개층(220)을 성장시키는 단계(S3)를 구비하는 것을 특징으로 하는 질화물 반도체 나노상 광전소자의 제조방법
|
| 11 |
11
제 10 항에 있어서, 상기 S1단계는 25 내지 1100℃ 에서 비정질 질화실리콘층(210)이 1 내지 50 nm 두께가 되도록 하는 것을 특징으로 하는 질화물 반도체 나노상 광전소자의 제조방법
|
| 12 |
12
제 10 항에 있어서, 상기 S3단계는 비정질 실리콘 덮개층(220)이 1 내지 50 nm 두께가 되도록 하는 것을 특징으로 하는 질화물 반도체 나노상 광전소자의 제조방법
|
| 13 |
13
제 10 항 내지 제 12 항중 어느 한항에 있어서, 상기 S2단계는, AlxlnyGa1-x-yN(0≤x,y ≤1)의 나노입자를 성장시킨 후 그 나노입자위에 AlilnjGa1-i-jN(0≤i,j≤1)의 다중 양자 우물층(300)을 성장시키는 단계(S2-2); 또는 AlxlnyGa1-x-yN(0≤x,y ≤1)의 나노입자를 성장시킨 후 그 나노입자위에 AlxlnyGa1-x-yN/AlilnjGa1-i-jN(0≤x,y,i,j≤1)의 다중 양자 우물층(300)을 성장시키는 단계(S2-3);로 이루어지는 것을 특징으로 하는 질화물 반도체 나노상 광전소자의 제조방법
|
| 14 |
14
제 13 항에 있어서, 상기 S2-3단계 나노입자의 성장은 25 내지 1100℃에서 지름이 1 내지 500 nm 인 AlxlnyGa1-x-yN(0≤x,y ≤1)의 나노입자로 성장시키는 것을 특징으로 하는 질화물 반도체 나노상 광전소자의 제조방법
|
| 15 |
15
제 14 항에 있어서, 상기 S2-3단계의 AlxlnyGa1-x-yN/AlilnjGa1-i-jN(0≤x,y,i,j≤1)의 다중 양자 우물층(300)의 성장은 500 내지 1100℃에서 수행되는 것을 특징으로 하는 질화물 반도체 나노상 광전소자의 제조방법
|
| 16 |
16
제 15항에 있어서, 상기 AlxlnyGa1-x-yN/AlilnjGa1-i-jN(0≤x,y,i,j≤1)는 1 내지 20 쌍으로 다중 양자 우물층(300)을 형성하도록 하는 것을 특징으로 하는 질화물 반도체 나노상 광전소자의 제조방법
|
| 17 |
17
제 10 항에 있어서, 상기 S3단계의 비정질 질화실리콘 덮개층(220)의 두께는 1 내지 20 nm 인 것을 특징으로 하는 질화물 반도체 나노상 광전소자의 제조방법
|
| 18 |
18
제 17 항에 있어서, 상기 질화물 반도체 나노상 광전소자의 제조방법은 상기 비정질 질화실리콘 덮개층(220)위에서 AlxlnyGa1-x-yN(0≤x,y ≤1) 나노입자 위에 형성된 다중 양자 우물 구조를 이루는 AlxlnyGa1-x-yN/AlilnjGa1-i-jN(0≤x,y,i,j≤1)의 나노입자를 성장시키고 그 위에 상기 비정질 실리콘 덮개층(220)을 성장시키는 것을 1 내지 20회 반복하는 단계(S4)를 더 포함하는 것을 특징으로 하는 질화물 반도체 나노상 광전소자의 제조방법
|
| 19 |
18
제 17 항에 있어서, 상기 질화물 반도체 나노상 광전소자의 제조방법은 상기 비정질 질화실리콘 덮개층(220)위에서 AlxlnyGa1-x-yN(0≤x,y ≤1) 나노입자 위에 형성된 다중 양자 우물 구조를 이루는 AlxlnyGa1-x-yN/AlilnjGa1-i-jN(0≤x,y,i,j≤1)의 나노입자를 성장시키고 그 위에 상기 비정질 실리콘 덮개층(220)을 성장시키는 것을 1 내지 20회 반복하는 단계(S4)를 더 포함하는 것을 특징으로 하는 질화물 반도체 나노상 광전소자의 제조방법
|
