기술이전플랫폼 Tech-Bridge-이전대상기술

맞춤기술찾기

홈으로 가기

맞춤기술찾기

이전대상기술

프린트하기

이전대상기술

반도체 제어 정류기를 이용한 정전기 방전 보호 회로

기술번호 : KST2015080646
담당센터 : 대전기술혁신센터
전화번호 : 042-610-2279

상담신청 PDF 받기

상세정보
공개전문
공고전문
등록사항
통합행정정보
기술정보
과제정보
관련기술
심판사항

서지정보
인명정보
행정처리
청구항
지정국
패밀리정보
국가R&D 연구정보

이전 슬라이드 보기 다음 슬라이드 보기

요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약	본 발명은 반도체 집적회로(Integrated Circuit)에 적용되는 반도체 제어 정류기(Silicon Controlled Rectifier; SCR)를 이용한 정전기 방전(Electro-static discharge; ESD) 보호 회로에 관한 것으로, 3중 웰 구조의 반도체 기판을 사용하여 ggNMOS 소자의 기판에 해당하는 p웰에 바이어스를 인가할 수 있도록 함으로써 반도체 제어 정류기의 트리거 전압이 종래보다 감소될 수 있으며, PNP 및 NPN 바이폴라 트랜지스터로 구성되는 두 개의 반도체 제어 정류기를 통해 방전 경로가 형성되도록 함으로써 방전 용량이 증대될 수 있다.정전기 방전(ESD), 보호 회로, 반도체 제어 정류기(SCR), 트리거 전압, RC 네트워크
Int. CL	H01L 29/00 (2006.01) H01L 29/78 (2006.01)
CPC	H01L 27/0259(2013.01) H01L 27/0259(2013.01) H01L 27/0259(2013.01)
출원번호/일자	1020050037956 (2005.05.06)
출원인	한국전자통신연구원
등록번호/일자	10-0627134-0000 (2006.09.15)
공개번호/일자	10-2006-0067100 (2006.06.19) 문서열기
공고번호/일자	(20060925) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보	대한민국 \| 1020040105736 \| 2004.12.14
법적상태	소멸
심사진행상태	수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자	Y (2005.05.06)
심사청구항수	8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호	이름	국적	주소
1	한국전자통신연구원	대한민국	대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호	이름	국적	주소
1	김귀동	대한민국	대전 대덕구
2	권종기	대한민국	대전 서구
3	김종대	대한민국	대전 서구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호	이름	국적	주소
1	신영무	대한민국	서울특별시 강남구 영동대로 **(대치동) KT&G타워 층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호	이름	국적	주소
1	한국전자통신연구원	대한민국	대전광역시 유성구

번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호	서류명	접수/발송일자	처리상태	접수/발송번호
1	특허출원서 Patent Application	2005.05.06	수리 (Accepted)	1-1-2005-0238801-90
2	선행기술조사의뢰서 Request for Prior Art Search	2006.05.11	수리 (Accepted)	9-1-9999-9999999-89
3	선행기술조사보고서 Report of Prior Art Search	2006.06.13	수리 (Accepted)	9-1-2006-0037429-92
4	의견제출통지서 Notification of reason for refusal	2006.06.14	발송처리완료 (Completion of Transmission)	9-5-2006-0337884-94
5	명세서등보정서 Amendment to Description, etc.	2006.08.08	보정승인간주 (Regarded as an acceptance of amendment)	1-1-2006-0565722-07
6	의견서 Written Opinion	2006.08.08	수리 (Accepted)	1-1-2006-0565727-24
7	등록결정서 Decision to grant	2006.09.14	발송처리완료 (Completion of Transmission)	9-5-2006-0534660-95
8	출원인정보변경(경정)신고서 Notification of change of applicant's information	2009.08.04	수리 (Accepted)	4-1-2009-5150899-36
9	출원인정보변경(경정)신고서 Notification of change of applicant's information	2015.02.02	수리 (Accepted)	4-1-2015-0006137-44

번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호	청구항
1	1 반도체 기판 상에 형성된 제1 웰;상기 제1 웰에 형성되는 복수의 제2 웰 -상기 각 제2 웰은 n웰 또는 p웰 중 하나이며, 상기 제2 웰은 상기 n웰과 상기 p웰이 교대로 형성됨-;서로 다른 이온이 주입되며 상기 제2 웰 각각에 교대로 형성된 제1 및 제2 고농도 이온 주입영역 -상기 제1 및 제2 고농도 이온 주입 영역 각각에는 n형 이온 또는 p형 이온 중 하나가 주입됨- ;상기 제2 웰 사이의 각 계면에 형성된 고농도 계면 이온 주입 영역;상기 각 계면에 형성된 상기 고농도 계면 이온 주입 영역과 상기 제1 또는 제2 고농도 이온 주입 영역 사이의 상기 반도체 기판 상에 형성되며, 게이트 절연막에 의해 상기 반도체 기판과 절연되는 제1 및 제2 게이트를 포함하는 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
2	2 제 1 항에 있어서, 상기 제2 웰 중 상기 p웰에 바이어스 전압을 인가하기 위해, 상기 제 1 및 제 2 게이트와 상기 제2 고농도 이온 주입영역에 접속되는 RC 네트워크를 더 포함하는 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
3	3 제2 항에 있어서, 상기 제1 웰, 상기 제1 고농도 이온주입영역 및 상기 고농도 계면 이온 주입 영역에는 n형 이온이 주입되며, 상기 제2 고농도 이온 주입 영역에는 p형 이온이 주입되는 것을 특징으로 하는 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
4	4 삭제
5	5 제 1 항에 있어서, 상기 제2 웰 중 상기 n웰 상에 형성된 상기 제1 및 제2 고농도 이온주입영역과 상기 고농도 계면 이온주입 영역은 입출력 패드에 연결되며, 상기 제2 웰 중 상기 p웰 상에 형성된 상기 제1 및 제2 고농도 이온주입 영역은 접지에 연결되는 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
6	6 애노드 및 캐소드 사이에 병렬 접속된 제 1 및 제 2 트랜지스터(N21,N22),상기 제 1 및 제 2 트랜지스터(N21,N22)의 게이트에 접속된 제 1 저항(R24),상기 제1 및 제2 트랜지스터(N21,N22)가 접속된 상기 애노드에 병렬 접속된 제 2 및 제 3 저항(R21,R23),상기 제 1 저항(R24)에 에미터가 접속되고, 상기 제 2 및 제 3 저항(R21,R23)에 베이스가 접속된 제 3 트랜지스터(Q25),상기 제 3 트랜지스터(Q25)의 콜렉터 및 접지 사이에 접속된 제 4 저항(R22),상기 캐소드 및 상기 제 3 트랜지스터(Q25)의 베이스 사이에 병렬 접속되며, 각각의 베이스가 상기 제 3 트랜지스터(Q25)의 에미터에 접속된 제 4 및 제 5 트랜지스터(Q22,Q24),상기 애노드 및 상기 제 3 트랜지스터(Q25)의 에미터 간에 병렬 접속되며, 각각의 게이트가 상기 제 3 트랜지스터(Q25)의 베이스에 접속된 제 6 및 제 7 트랜지스터(Q21,Q23)를 포함하는 것을 특징으로 하는 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
7	7 제 6 항에 있어서, 상기 애노드는 입출력 패드에 연결되고, 상기 캐소드는 접지에 연결된 것을 특징으로 하는 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
8	8 제 6 항에 있어서, 상기 제 1 및 제 2 트랜지스터(N21,N22)는 NMOS 트랜지스터이고, 상기 제 3 , 6 및 7 트랜지스터(Q21, Q23, Q25)는 PNP 바이폴라 트랜지스터이며, 상기 제 4 및 제 5 트랜지스터(Q22, Q24)는 NPN 바이폴라 트랜지스터인 것을 특징으로 하는 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
9	9 제 6 항에 있어서, 상기 제 1 및 제 2 트랜지스터(N21,N22)의 게이트에 RC 네트워크가 접속된 것을 특징으로 하는 반도체 제어 정류기를 이용한 정전기 방전 보호 회로

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번	패밀리번호	국가코드	국가명	종류
1	US07342281	US	미국	FAMILY
2	US07576961	US	미국	FAMILY
3	US20060125016	US	미국	FAMILY
4	US20080128817	US	미국	FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번	패밀리번호	국가코드	국가명	종류
1	US2006125016	US	미국	DOCDBFAMILY
2	US2008128817	US	미국	DOCDBFAMILY
3	US7342281	US	미국	DOCDBFAMILY
4	US7576961	US	미국	DOCDBFAMILY

본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.

이전대상기술 뷰 페이지 등록사항 > 특허 등록번호 표입니다.
특허 등록번호	10-0627134-0000

권리란

표시번호, 사항의 정보를 제공하는 이전대상기술 뷰 페이지 등록사항 > 권리란 표입니다.
표시번호	사항
1	출원 연월일 : 20050506 출원 번호 : 1020050037956 공고 연월일 : 20060925 공고 번호 : 특허결정(심결)연월일 : 20060914 청구범위의 항수 : 8 유별 : H01L 29/00 발명의 명칭 : 반도체 제어 정류기를 이용한 정전기 방전 보호 회로 존속기간(예정)만료일 : 20150916

특허권자란

순위번호, 사항의 정보를 제공하는 이전대상기술 뷰 페이지 등록사항 > 특허권자란 표입니다.
순위번호	사항
1	(권리자) 한국전자통신연구원 대전광역시 유성구...

등록료란

순위번호, 사항의 정보를 제공하는 이전대상기술 뷰 페이지 등록사항 > 등록료란 표입니다.
제 1 - 3 년분	금 액	256,500 원	2006년 09월 18일	납입
제 4 년분	금 액	216,000 원	2009년 09월 01일	납입
제 5 년분	금 액	216,000 원	2010년 09월 01일	납입
제 6 년분	금 액	216,000 원	2011년 08월 25일	납입
제 7 년분	금 액	404,000 원	2012년 09월 10일	납입
제 8 년분	금 액	404,000 원	2013년 08월 29일	납입
제 9 년분	금 액	404,000 원	2014년 08월 27일	납입

본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.

번호, 서류명, 접수/발송일자, 처리상태, 접수/발송번호의 정보를 제공하는 이전대상기술 뷰 페이지 통합행정정보 > 등록료란 표입니다.
번호	서류명	접수/발송일자	처리상태	접수/발송번호
1	특허출원서	2005.05.06	수리 (Accepted)	1-1-2005-0238801-90
2	선행기술조사의뢰서	2006.05.11	수리 (Accepted)	9-1-9999-9999999-89
3	선행기술조사보고서	2006.06.13	수리 (Accepted)	9-1-2006-0037429-92
4	의견제출통지서	2006.06.14	발송처리완료 (Completion of Transmission)	9-5-2006-0337884-94
5	명세서등보정서	2006.08.08	보정승인간주 (Regarded as an acceptance of amendment)	1-1-2006-0565722-07
6	의견서	2006.08.08	수리 (Accepted)	1-1-2006-0565727-24
7	등록결정서	2006.09.14	발송처리완료 (Completion of Transmission)	9-5-2006-0534660-95
8	출원인정보변경(경정)신고서	2009.08.04	수리 (Accepted)	4-1-2009-5150899-36
9	출원인정보변경(경정)신고서	2015.02.02	수리 (Accepted)	4-1-2015-0006137-44


과제고유번호	1440000945
세부과제번호	2003-S-099
연구과제명	나노소자기반회로설계기술개발
성과구분	등록
부처명	지식경제부
연구관리전문기관명	정보통신연구진흥원
연구주관기관명	한국전자통신연구원
성과제출연도	2005
연구기간	200312~200612
기여율	1
연구개발단계명	응용연구
6T분류명	IT(정보기술)

특허성과

[1020070057150]	수직구조의 탄소나노튜브를 이용한 전자소자 및 그제조방법	새창보기
[1020070057137]	바이폴라 트랜지스터의 제조 방법 및 이를 이용한 고속저전압 차동 신호 구동기	새창보기
[1020070053776]	탄소나노튜브 제조장치 및 제조방법	새창보기
[1020060089083]	증폭기 공유 구조의 멀티-비트 파이프라인 아날로그-디지털변환기	새창보기
[1020060076773]	3중-웰 저전압 트리거 ＥＳＤ 보호 소자	새창보기
[1020060074089]	광대역 다중모드 주파수 합성기 및 가변 분주기	새창보기
[1020060071106]	저위상잡음 차동형 전류부궤환 ＬＣ 탱크 브시오	새창보기
[1020060069958]	지상파 ＤＭＢ 단일주파수망에서의 지연 보상 장치 및 그에 따른 지연 보상을 위한 송신기	새창보기
[1020060060355]	ＭＴＣＭＯＳ 래치회로	새창보기
[1020060056388]	문턱전압 보상 회로를 포함하는 픽셀 구동 회로	새창보기
[1020060050320]	단일 ＤＡＣ 캐패시터를 이용한 멀티 비트 시그마 델타변조기 및 디지털 아날로그 변환기	새창보기
[1020060046037]	동적 선형화 디지털-아날로그 변환기	새창보기
[1020060043749]	고신뢰성 저누설 다중 문턱 ＣＭＯＳ 래치 회로 및플립플롭	새창보기
[1020060043744]	동적 전압 스케일링을 적용한 고효율 프로세서	새창보기
[1020060043737]	수소 흡착부를 이용한 급속 열처리 리모트 플라즈마 질화막 형성 장치	새창보기
[1020060043312]	지식베이스 관리를 위한 지식 정규화 방법 및 장치	새창보기
[1020050089718]	실리콘 기판을 이용한 다중 게이트 모스 트랜지스터 및 그제조 방법	새창보기
[1020050037956]	반도체 제어 정류기를 이용한 정전기 방전 보호 회로	새창보기
[1020050034402]	ＳＯＩ 기판의 제조방법	새창보기
[1020040107867]	반도체 소자의 제조방법	새창보기
[1020040105702]	위상고정루프를 이용한 시그마-델타 ＦＮ 주파수 합성기	새창보기
[1020040103714]	프로그래머블 클럭 제너레이터	새창보기
[1020040097665]	고에너지 효율 병렬 처리 데이터 패스 구조	새창보기
[1020040094283]	실리콘과 실리콘 게르마늄 이종 구조를 가지는 고전압전계효과 트랜지스터 및 그 제조 방법	새창보기
[1020040055571]	전류셀 구동 방식의 디지털-아날로그 변환기	새창보기

중요키워드

이전대상기술 뷰 페이지 관련기술 표
[KST2014032117][한국전자통신연구원]	채널 외 전하 주입 방식 비휘발성 플래시 메모리 박막 트랜지스터	새창보기
[KST2015051641][한국전자통신연구원]	ＺｎＯＴＦＴ의 제조방법	새창보기
[KST2015073826][한국전자통신연구원]	전기적특성을갖는구조물이매립된반도체기판및그제조방법	새창보기
[KST2014045073][한국전자통신연구원]	그라핀 채널층을 가지는 전계 효과 트랜지스터	새창보기
[KST2014045104][한국전자통신연구원]	멤리스터 장치 및 그 제조 방법	새창보기
[KST2015048897][한국전자통신연구원]	박막트랜지스터를 이용한 ＣＭＯＳ소자 및 그 제조방법	새창보기
[KST2015073542][한국전자통신연구원]	4메가이상의DRAM용BSD셀	새창보기
[KST2015073547][한국전자통신연구원]	T형게이트형상을가진자기정합MESFET의제조방법	새창보기
[KST2015073837][한국전자통신연구원]	실리콘다결정을이용한기판제조방법	새창보기
[KST2014045230][한국전자통신연구원]	전계효과 트랜지스터 및 그 제조 방법	새창보기
[KST2014066747][한국전자통신연구원]	질화갈륨 기반 내부정합형 전력증폭 모듈 기술	새창보기
[KST2015063889][한국전자통신연구원]	박막 트랜지스터의 제조방법	새창보기
[KST2015064290][한국전자통신연구원]	박막트랜지스터 및 그의 제조방법	새창보기
[KST2015073508][한국전자통신연구원]	모스인버터제조방법	새창보기
[KST2014045113][한국전자통신연구원]	박막 트랜지스터 및 그 제조 방법	새창보기
[KST2015055563][한국전자통신연구원]	박막 트랜지스터 및 그의 제조 방법	새창보기
[KST2015065272][한국전자통신연구원]	빛과 전압 스트레스에 강한 산화물 박막 트랜지스터 및 그의 제조 방법	새창보기
[KST2015073686][한국전자통신연구원]	리세스게이트갈륨비소전계효과트랜지스터의제조방법	새창보기
[KST2014024125][한국전자통신연구원]	IMOD 디스플레이 구동을 위한 산화물 TFT 기술	새창보기
[KST2014030138][한국전자통신연구원]	산화물 TFT 기술	새창보기
[KST2014032092][한국전자통신연구원]	바이오 센서 어레이 소자 및 그 제작 방법과 바이오 센서 칩 및 그 제작 방법	새창보기
[KST2014032291][한국전자통신연구원]	비휘발성 메모리 셀 및 그 제조 방법	새창보기
[KST2015067634][한국전자통신연구원]	박막 트랜지스터	새창보기
[KST2015073562][한국전자통신연구원]	다층레지스터를이용한자기정합형갈륨비소전계효과트랜지스터의제조방법	새창보기
[KST2014045205][한국전자통신연구원]	유기 박막의 국부적 결정화 방법 및 이를 이용한 유기 박막트랜지스터 제조 방법	새창보기
[KST2014045267][한국전자통신연구원]	투명 비휘발성 메모리 박막 트랜지스터 및 그의 제조 방법	새창보기
[KST2014067235][한국전자통신연구원]	X-band 3W급 GaN 전력소자 기술	새창보기
[KST2015031201][한국전자통신연구원]	유기물 반도체 소자의 엔캡슐레이션 박막 및 그 제조방법	새창보기
[KST2015069848][한국전자통신연구원]	산화물 반도체막의 형성 방법	새창보기
[KST2015070596][한국전자통신연구원]	산화물 박막 트랜지스터의 제조 방법	새창보기

의뢰할 수요기술을 선택합니다

담당자명, 주소, 이메일, 연락처, 내용, 파일선택의 정보를 제공하는 도입희망기술 뷰 페이지 의뢰하기 입력표입니다.
담당자명		활동구분※필수입력항목
이메일		연락처	- -
내용
파일선택	파일선택

기술이전 상담신청 드립니다.
기업명
신청자 성명		직책
연락처	- -
이메일	@
상담희망전담센터	※ 사업장(본점) 소재지가 속한 지역의 기술혁신센터를 지정해주세요.