| 1 |
1
나노 물질(nano material)을 이용한 디바이스로서,
기판;
상기 기판 위에 위치되고, 제1 방향으로 각각 정렬된 제1 세트의 다수의 전극을 포함하도록 구성된 제1 층;
상기 제1 층 위에 위치되고, 나노 물질 가닥의 어레이(array of nano material strands)을 포함하도록 구성된 제2 층; 및
상기 제2 층 위에 위치되고, 제2 방향으로 각각 정렬된 제2 세트의 다수의 전극을 포함하도록 구성된 제3 층 - 상기 제2 세트의 전극 각각은 제1 컬럼 및 제2 컬럼을 포함함 -
을 포함하고,
상기 나노 물질 가닥의 어레이 중 각각의 구성 요소(element)가 상기 제1 세트의 전극 중 하나와 상기 제2 세트의 전극 중 하나를 접속시키도록 구성되어 상기 제1 세트 및 제2 세트의 전극의 각각을 이용하여 상기 어레이의 각 요소를 구동하도록 구성된 디바이스
|
| 2 |
2
제1항에 있어서,
상기 제1 컬럼은 투명하고(transparent) 도전성(conductivity)을 갖는 물질을 포함하고, 상기 제2 컬럼은 도전성을 갖는 물질을 포함하는 디바이스
|
| 3 |
3
제1항 또는 제2항에 있어서,
상기 제1 컬럼은 인듐 주석 산화물(Indium Tin Oxide; ITO)로 만들어지는 디바이스
|
| 4 |
4
제1항에 있어서,
상기 제1 컬럼은 상기 제2 칼럼의 측면에 배치되는 디바이스
|
| 5 |
5
제1항에 있어서,
상기 제2 방향은 상기 제1 방향과 실질적으로 수직인 디바이스
|
| 6 |
6
제1항에 있어서,
상기 제1 세트의 전극 중 하나와 상기 제2 세트의 전극 중 하나의 쌍은 상기 나노 물질 가닥의 어레이 중 하나의 구성 요소와 일대일 대응하는 디바이스
|
| 7 |
7
제1항 또는 제6항에 있어서,
상기 나노 물질은 상기 나노 물질의 하면(lower side)에서 상기 제1 세트의 전극의 적어도 일부와 전기적으로 연결되도록 구성되는 디바이스
|
| 8 |
8
제1항 또는 제6항에 있어서,
상기 나노 물질은 상기 나노 물질의 상면(upper side)에서 상기 제2 세트의 전극의 상기 제1 칼럼 및 상기 제2 칼럼 각각의 적어도 일부와 전기적으로 연결되도록 구성되는 디바이스
|
| 9 |
9
제1항에 있어서,
상기 나노 물질은 분할되어(segmented) 배열(array) 형태를 갖도록 구성되는 디바이스
|
| 10 |
10
제1항에 있어서,
상기 나노 물질은 탄소 나노튜브(carbon nano-tube)를 포함하는 디바이스
|
| 11 |
11
제10항에 있어서,
상기 탄소 나노 튜브는 20보다 크거나 같은 종횡비(aspect ratio)를 갖는 디바이스
|
| 12 |
12
제1항에 있어서,
상기 제1 층은 투명한 도전성 물질로 만들어지는 디바이스
|
| 13 |
13
제1항에 있어서,
상기 제1 세트의 전극은 인듐 주석 산화물(Indium Tin Oxide; ITO) 및 인듐 아연 산화물(Indium Tin Oxide; ITO) 중 적어도 하나로 만들어지는 디바이스
|
| 14 |
14
제1항에 있어서,
상기 디바이스는 디스플레이 장치인 디바이스
|
| 15 |
15
전자 소자 제조 방법에 있어서,
기판을 제공하고,
제1 방향으로 정렬되는 제1 세트의 전극을 갖는 제1 층을 상기 기판에 위치시키고,
나노 물질이 위치되는 홈(groove)을 포함하는 제2 층을 상기 제1 층 위에 제공하고,
제2 방향으로 정렬되는 제2 세트의 전극을 갖는 제3 층을 상기 제2 층 위에 위치시키는 것- 상기 제2 세트의 전극 각각은 제1 컬럼 및 제2 컬럼을 포함함 -을 포함하는 전자 소자 제조 방법
|
| 16 |
16
제15항에 있어서,
상기 제1 컬럼은 투명하고(transparent) 도전성(conductivity)을 갖는 물질로 이루어지고, 상기 제2 컬럼은 도전성을 갖는 물질로 이루어지는 전자 소자 제조 방법
|
| 17 |
17
제15항에 있어서,
상기 제1 컬럼은 인듐 주석 산화물(Indium Tin Oxide; ITO)로 만들어지는 전자 소자 제조 방법
|
| 18 |
18
제15항에 있어서,
상기 제2 방향은 상기 제1 방향과 실질적으로 수직인 전자 소자 제조 방법
|
| 19 |
19
제15항 또는 제18항에 있어서,
상기 제1 세트의 전극 중 하나와 상기 제2 세트의 전극 중 하나의 쌍은 상기 나노 물질을 통하여 접속하는 전자 소자 제조 방법
|
| 20 |
20
제15항에 있어서,
상기 제1 층을 위치시키는 동작은,
포토레지스트(photoresist)를 상기 기판 위에 적층하는 동작;
상기 포토레지스트를 패터닝(patterning)하여 상기 제1 방향으로 신장하는 하나 이상의 홈을 형성하는 동작; 및
상기 홈에 도전성 물질을 적층하여 상기 제1 세트의 전극을 형성하는 동작;
을 포함하는 전자 소자 제조 방법
|
| 21 |
21
제20항에 있어서,
상기 포토레지스트는 포토리소그라피(photolithography) 기법을 사용하여 패터닝되는 전자 소자 제조 방법
|
| 22 |
22
제15항에 있어서,
상기 제2 층을 제공하는 동작은,
상기 제1 층 위에 포토레지스트를 적층하는 동작;
상기 포토레지스트를 패터닝하여 소정의 방향으로 신장하는 하나 이상의 홈을 형성하는 동작; 및
상기 나노 물질을 상기 홈에 위치시키는 동작
을 포함하는 전자 소자 제조 방법
|
| 23 |
23
제22항에 있어서,
상기 나노 물질을 상기 홈에 위치시키는 동작은, 상기 나노 물질을 상기 나노 물질의 하면(lower side)에서 상기 제1 세트의 전극의 적어도 일부와 전기적으로 연결시키는 동작을 포함하는 전자 소자 제조 방법
|
| 24 |
24
제15항에 있어서,
상기 제3 층을 위치시키는 동작은,
상기 제2 세트 전극의 상기 제1 컬럼을 형성하는 동작; 및
상기 제2 세트 전극의 상기 제2 컬럼을 형성하는 동작
을 포함하는 전자 소자 제조 방법
|
| 25 |
25
제24항에 있어서,
상기 제3 층을 위치시키는 동작은, 상기 나노 물질을 상기 나노 물질의 상면(upper side)에서 상기 제2 세트의 전극의 상기 제1 칼럼 및 상기 제2 칼럼 각각의 적어도 일부와 전기적으로 연결시키는 전자 소자 제조 방법
|
| 26 |
26
제24항에 있어서,
상기 제1 컬럼을 형성하는 동작은
상기 제2 층에 포토레지스트를 적층하는 동작;
상기 포토레지스트를 패터닝하여 상기 제1 방향으로 신장하는 하나 이상의 홈을 형성하는 동작;
이온 빔(ion beams)을 조사하여 상기 하나 이상의 홈을 통해 노출된 상기 나노 물질을 제거하는 동작;
상기 하나 이상의 홈에 추가 포트레지스트를 적층하는 동작;
상기 추가 포토레지스트를 처리하여 상기 추가 포토레지스트의 평탄한 최상면을 형성하는 동작;
상기 추가 포토레지스트를 패터닝하여 상기 제2 방향으로 신장하는 하나 이상의 홈을 형성하는 동작; 및
상기 추가 포토레지스트의 상기 홈에 투과성 및 도전성을 갖는 물질을 적층하여 상기 제2 세트의 전극의 상기 제1 컬럼을 형성하는 동작;
을 포함하는 전자 소자 제조 방법
|
| 27 |
27
제26항에 있어서,
상기 제2 컬럼을 형성하는 동작은
상기 추가 포토레지스트를 더 패터닝하여 상기 제1 컬럼의 측면에 상기 제1 컬럼과 평행하게 신장하는 하나 이상의 홈을 형성하는 동작; 및
상기 제1 컬럼의 측면에 형성된 상기 홈에 도전성을 갖는 물질을 적층하여 상기 제2 세트의 전극의 상기 제2 컬럼을 형성하는 동작
을 포함하는 전자 소자 제조 방법
|
| 28 |
28
제26항에 있어서,
상기 포토레지스트는 포토리소그라피(photolithography) 기법을 사용하여 패터닝되는 전자 소자 제조 방법
|
| 29 |
29
전자 소자 제조 방법에 있어서,
기판을 제공하고,
제1 방향으로 정렬되는 제1 세트의 전극을 갖는 제1 층을 상기 기판에 위치시키고,
나노 물질을 포함하는 제2 층을 상기 제1 층 위에 제공하고,
제2 방향으로 정렬되는 제2 세트의 전극을 갖는 제3 층을 상기 제2 층 위에 위치시키고,
상기 제1 세트의 전극의 상면 및 상기 제2 세트의 전극의 하면 사이에 위치하지 않는 상기 나노 물질의 일부를 제거하여, 상기 제1 세트의 전극 및 상기 제2 세트의 전극 사이에 위치한 상기 나노 물질이 어레이 형태를 형성하도록 하는 전자 소자 제조 방법
|
