| 1 |
1
나노 구조물을 이용한 커패시터에 있어서,기판 상에 형성되며, 콘택을 포함하는 제1 절연막;상기 제1 절연막 상에 형성되며, 상기 콘택을 노출시키는 영역을 포함하는 제2 절연막;상기 영역 내에 각기 5∼15㎚의 폭 및 0
|
| 2 |
2
제 1 항에 있어서, 상기 제1 및 제2 절연막은 각기 실리콘 산화물, 실리콘 질화물, BPSG, TEOS 및 USG로 이루어진 그룹 중에서 선택된 어느 하나를 포함하는 것을 특징으로 하는 나노 구조물을 이용한 커패시터
|
| 3 |
3
제 1 항에 있어서, 상기 콘택과 상기 나노 구조물 어레이 사이에 형성되는 촉매층을 더 포함하는 것을 특징으로 하는 나노 구조물을 이용한 커패시터
|
| 4 |
4
제 3 항에 있어서, 상기 콘택과 상기 촉매층 사이에 형성되는 확산 장벽층 및 반응 방지막을 더 포함하고, 상기 촉매층은 니켈, 철 또는 코발트를 포함하는 전이 금속들 및 상기 전이 금속들의 합금으로 이루어진 그룹 중에서 선택된 어느 하나를 포함하고, 상기 확산 방지층은 Ti, TiN, Ta, TaN, TiSiN, TiAlN, TaSiN, TaAlN 및 WN으로 이루어진 그룹 중에서 선택된 어느 하나를 포함하며, 상기 반응 방지막은 실리콘 산화물 또는 실리콘 질화물을 포함하는 것을 특징으로 하는 나노 구조물을 이용한 커패시터
|
| 5 |
5
제 1 항에 있어서, 상기 유전막은 실리콘 산화물, 실리콘 산화물/실리콘 질화물, 탄탈륨 산화물, 알루미늄 산화물, 하프늄 산화물 및 바륨-스트론튬 티타늄 산화물로 이루어진 그룹 중에서 선택된 어느 하나를 포함하며, 상기 상부 전극은 불순물로 도핑된 폴리실리콘, 백금, 루테늄, 텅스텐, 텅스텐 질화물 및 티타늄 질화물로 이루어진 그룹 중에서 선택된 어느 하나를 포함하는 것을 특징으로 하는 나노 구조물을 이용한 커패시터
|
| 6 |
6
제 1 항에 있어서, 상기 도전성 나노 구조물들은 각기 탄소, 실리콘, 실리콘-게르마늄 합금 및 산화아연으로 이루어진 그룹 중에서 선택된 어느 하나를 포함하는 것을 특징으로 하는 나노 구조물을 이용한 커패시터
|
| 7 |
7
나노 구조물을 이용한 커패시터의 제조 방법에 있어서, 기판 상에 콘택을 포함하는 제1 절연막을 형성하는 단계;상기 제1 절연막 상에 제2 절연막을 형성하는 단계;상기 제2 절연막에 상기 콘택을 노출시키는 영역을 정의하는 단계;상기 콘택에 전기적으로 연결되며 하부 전극으로 기능하는 복수 개의 도전성 나노 구조물들을 각기 5∼15㎚의 폭 및 0
|
| 8 |
8
제 7 항에 있어서, 상기 도전성 나노 구조물을 형성하는 단계는 상기 콘택 상에 촉매층을 형성하는 단계 후에 수행되는 것을 특징으로 하는 나노 구조물을 이용한 커패시터의 제조 방법
|
| 9 |
9
제 8 항에 있어서, 상기 촉매층을 형성하는 단계는, 상기 콘택 상에 확산 장벽층 및 반응 방지막을 형성하는 단계 후에 수행되는 것을 특징으로 하는 나노 구조물을 이용한 커패시터의 제조 방법
|
| 10 |
10
제 7 항에 있어서, 상기 제2 절연막을 형성하는 단계는, 상기 콘택 상에 확산 장벽층 및 반응 방지막을 형성하는 단계 후에 수행되는 것을 특징으로 하는 나노 구조물을 이용한 커패시터의 제조 방법
|
| 11 |
11
나노 구조물을 이용한 커패시터를 포함하는 반도체 소자에 있어서,트랜지스터 구조물이 형성된 기판;상기 기판 상에 형성된 콘택 패드;상기 콘택 패드 및 상기 트랜지스터 구조물 상에 형성된 제1 절연막;상기 제1 절연막에 형성된 콘택;상기 제1 절연막 상에 형성되며, 상기 콘택을 노출시키는 영역을 포함하는 제2 절연막;상기 노출된 콘택에 전기적으로 연결되며 각기 5∼15㎚의 폭 및 0
|
| 12 |
12
제 11 항에 있어서, 상기 콘택과 상기 나노 구조물 어레이 사이에 형성된 확산 장벽층, 반응 방지막 및 촉매층을 더 포함하는 것을 특징으로 하는 반도체 소자
|
| 13 |
13
나노 구조물을 이용한 커패시터를 포함하는 반도체 소자의 제조 방법에 있어서,기판 상에 트랜지스터 구조물을 형성하는 단계;상기 트랜지스터 구조물이 형성된 기판 상에 콘택 패드를 형성하는 단계;상기 콘택 패드 및 상기 트랜지스터 구조물 상에 콘택을 포함하는 제1 절연막을 형성하는 단계;상기 제1 절연막에 상기 콘택을 노출시키는 영역을 포함하는 제2 절연막을 형성하는 단계;상기 콘택에 전기적으로 연결되며 커패시터의 하부 전극으로 기능하는 복수개의 도전성 나노 구조물들을 각기 5∼15㎚의 폭 및 0
|
| 14 |
14
제 13 항에 있어서, 상기 콘택 패드를 형성하는 단계는, 상기 트랜지스터 구조물이 형성된 기판 상에 제1 도전막을 형성하는 단계 및 상기 제1 도전막을 연마하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 15 |
15
제 13 항에 있어서, 상기 제1 절연막을 형성하는 단계는, 상기 제1 절연막에 상에 제2 도전막을 형성하는 단계 및 상기 제2 도전막을 연마하여 상기 콘택을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 16 |
16
제 13 항에 있어서, 상기 도전성 나노 구조물들을 형성하는 단계는, 상기 콘택 상에 확산 장벽층을 형성하는 단계, 상기 확산 장벽층 상에 반응 방지막을 형성하는 단계 및 상기 반응 방지막 상에 촉매층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 17 |
16
제 13 항에 있어서, 상기 도전성 나노 구조물들을 형성하는 단계는, 상기 콘택 상에 확산 장벽층을 형성하는 단계, 상기 확산 장벽층 상에 반응 방지막을 형성하는 단계 및 상기 반응 방지막 상에 촉매층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법
|
