맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

플래시 메모리 소자

  • 기술번호 : KST2015161221
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 플래시 메모리 소자에 관한 것으로서, 특히 극소(또는 나노) 크기의 게이트 길이를 갖는 플래시 메모리 소자의 문턱전압 산포 및 내구성 개선을 위한 새로운 형태의 플로팅 게이트 구조를 갖는 플래시 메모리 소자에 관한 것이다.본 발명에 의하면, 반도체 기판 위에 터널링 절연막이 형성되고, 상기 결과물 위에 얇은 층의 제1 저장전극과 두꺼운 층의 제2 저장전극, 얇은 층의 제3 저장전극이 순차적으로 적층되어 다층구조의 플로팅 게이트가 정의되며, 상기 결과물 위에 전극간 절연막과 제어전극이 순차적으로 형성되고, 상기 결과물 양측벽 하부의 반도체 기판에 소스/드레인이 형성된 것을 특징으로 하는 플래시 메모리 소자를 제시한다. 따라서, 본 발명은 기존의 공정과 양립성을 갖도록 하며, 쉽게 구현이 가능하도록 함으로써 미래의 고집적 플래시 메모리에서 문턱전압의 산포 감소, 내구성의 증가 및 수율을 개선할 수 있다.플래시 메모리, 비정질 실리콘, 다결정 실리콘, 결정방향, 다층 플로팅 전극, 문턱전압 산포, 내구성, 식각비, 커플링 비, 크로스 토크(cross-talk)
Int. CL H01L 27/115 (2017.01.01) B82Y 10/00 (2017.01.01)
CPC H01L 27/11521(2013.01) H01L 27/11521(2013.01) H01L 27/11521(2013.01) H01L 27/11521(2013.01) H01L 27/11521(2013.01)
출원번호/일자 1020050033631 (2005.04.22)
출원인 경북대학교 산학협력단
등록번호/일자 10-0689203-0000 (2007.02.23)
공개번호/일자 10-2006-0111184 (2006.10.26) 문서열기
공고번호/일자 (20070308) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2005.04.22)
심사청구항수 15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 경북대학교 산학협력단 대한민국 대구광역시 북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이종호 대한민국 대구 수성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이종일 대한민국 서울특별시 영등포구 당산로**길 **(당산동*가) 진양빌딩 *층(대일국제특허법률사무소)
2 김순웅 대한민국 서울시 구로구 디지털로**길 **, ***호 (구로동,에이스테크노타워*차)(정진국제특허법률사무소)
3 정영수 대한민국 서울특별시 금천구 가산디지털 *로 **, ****호 (가산동, 에이스한솔타워)(한영국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 서울대학교산학협력단 서울특별시 관악구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2005.04.22 수리 (Accepted) 1-1-2005-0211442-25
2 출원인변경신고서
Applicant change Notification		 2006.05.18 수리 (Accepted) 1-1-2006-0346589-94
3 대리인변경신고서
Agent change Notification		 2006.06.05 수리 (Accepted) 1-1-2006-0396142-16
4 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2006.06.19 수리 (Accepted) 4-1-2006-0014280-97
5 의견제출통지서
Notification of reason for refusal		 2006.06.28 발송처리완료 (Completion of Transmission) 9-5-2006-0369248-60
6 명세서등보정서
Amendment to Description, etc.		 2006.08.22 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2006-0596262-11
7 의견서
Written Opinion		 2006.08.22 수리 (Accepted) 1-1-2006-0596256-47
8 등록결정서
Decision to grant		 2006.11.30 발송처리완료 (Completion of Transmission) 9-5-2006-0713801-35
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2018.03.26 수리 (Accepted) 4-1-2018-5051994-32
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.23 수리 (Accepted) 4-1-2020-5136893-04
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
반도체 기판 위에 터널링 절연막이 형성되고, 상기 결과물 위에 얇은 층의 제1 저장전극과 두꺼운 층의 제2 저장전극, 및 작은 크기의 결정립으로 구성되는 얇은 층의 제3 저장전극이 순차적으로 적층되어 다층구조의 플로팅 게이트가 정의되며, 상기 결과물 위에 전극간 절연막과 제어전극이 순차적으로 형성되고, 상기 결과물 양측벽 하부의 반도체 기판에 소스/드레인이 형성되고,상기 제2 저장전극은 상기 제1 저장전극 및 상기 제3 저장전극보다 식각비가 큰 물질로 형성되는 것을 특징으로 하는 플래시 메모리 소자
2 2
청구항 1에 있어서, 상기 플로팅 게이트를 정의하는 다층구조에 형성된 각각의 제1,2,3 저장전극은 비정질 실리콘, 비정질 SiGe, 폴리실리콘, 폴리 SiGe 중 선택되는 어느 하나의 물질로 구성되며, 상기 다층구조의 전체 층 두께는 20 nm ~ 200 nm 사이의 범위에서 형성된 것을 특징으로 하는 플래시 메모리 소자
3 3
청구항 1에 있어서, 상기 제1 및 제3 저장전극의 두께는 0
4 4
청구항 1에 있어서, 상기 제1,2,3 저장전극은 계면(결정입계)으로 분리되며, 상기 각 저장전극은 전기적으로 연결되어 있는 것을 특징으로 하는 플래시 메모리 소자
5 5
청구항 1에 있어서,상기 제2 저장전극은 측면 양쪽 방향에서 제1 및 제3 저장전극의 폭보다 작은 폭을 갖도록 식각되어 언더컷(undercut)이 형성된 것을 특징으로 하는 플래시 메모리 소자
6 6
( 삭 제 )
7 7
( 삭 제 )
8 8
( 삭 제 )
9 9
( 삭 제 )
10 10
반도체 기판 위에 터널링 절연막이 형성되고, 상기 결과물 위에 나노 크기의 도트(dot)로 구성된 제1 저장전극과, 두꺼운 층의 제2 저장전극 및 작은 크기의 결정립으로 구성되는 얇은 층의 제3 저장전극이 순차적으로 적층되어 플로팅 게이트가 정의되며, 상기 결과물 위에 전극간 절연막과 제어전극이 순차적으로 형성되고, 상기 결과물 양측벽 하부의 반도체 기판에 소스/드레인 영역이 형성되고,상기 제2 저장전극은 상기 제1 저장전극의 각 도트 사이를 통해 상기 터널링 절연막과 접촉되는 것을 특징으로 하는 플래시 메모리 소자
11 11
( 삭 제 )
12 12
청구항 10에 있어서, 상기 플로팅 게이트를 정의하는 도트(dot)로 구성된 제1 저장전극과 제2 저장전극은 비정질 실리콘, 비정질 SiGe, 폴리실리콘, 폴리 SiGe 중에서 선택된 어느 하나로 구성되거나, 이들의 조합으로 구성된 것을 특징으로 하는 플래시 메모리 소자
13 13
청구항 10에 있어서, 상기 도트(dot)로 구성된 제1 저장전극의 크기는 0
14 14
청구항 10에 있어서, 상기 도트(dot)로 구성된 제1 저장전극과 제2 저장전극은 계면(결정입계)으로 분리되며, 전기적으로 연결되어 있는 것을 특징으로 하는 플래시 메모리 소자
15 15
청구항 10에 있어서, 상기 플로팅 게이트를 구성하는 도트(dot)로 구성된 제1 저장전극과 제2 저장전극 위에 형성되는 제3 저장전극의 두께는 0
16 16
청구항 1 또는 10에 있어서, 상기 두꺼운 층의 제2 저장전극은 계면(결정입계)으로 분리되며, 전기적으로 연결된 다층의 폴리층으로 구성된 것을 특징으로 하는 플래시 메모리 소자
17 17
청구항 1 또는 10에 있어서, 상기 터널링 절연막은 실리콘 산화막 혹은 유전율이 서로 다른 다층의 절연물질로 구성되며, 최종 물리적인 두께가 2nm ~ 20 nm 사이인 것을 특징으로 하는 플래시 메모리 소자
18 18
청구항 1 또는 10에 있어서, 상기 전극간 절연막은 전체 물리적 두께가 3 nm ~ 30 nm 사이의 범위에서 결정되고, 단층 또는 다층의 절연막으로 구성되며, 다층의 절연막으로 구성된 경우 유전율이 다른 절연물질로 구성되는 것을 특징으로 하는 플래시 메모리 소자
19 19
청구항 1 또는 10에 있어서, 상기 제어전극은 단층이나 다층으로 구성되며, 다층인 경우 제일 아래층의 제어전극의 두께가 0
20 20
청구항 1 또는 10에 있어서, 소자 사이의 절연을 위해 STI(Shallow Trench Isolation)를 적용하고 STI 영역에서 스트레스 문제를 해결하기 위해 격리용 산화막이 반도체 기판과 접촉하는 부근에만 질화막을 형성하되, 상기 질화막과 반도체 기판의 영역 사이에 얇은 절연막을 두고 형성되는 것을 특징으로 하는 플래시 메모리 소자
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US08030699 US 미국 FAMILY
2 US20090212344 US 미국 FAMILY
3 WO2006112683 WO 세계지적재산권기구(WIPO) FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2009212344 US 미국 DOCDBFAMILY
2 US8030699 US 미국 DOCDBFAMILY
3 WO2006112683 WO 세계지적재산권기구(WIPO) DOCDBFAMILY
국가 R&D 정보가 없습니다.