요약 | 본 발명은 안장(Saddle) 구조를 갖는 나노 크기의 MOS 소자에 관한 것으로서, 특히 채널과 게이트 구조가 말 안장 형태를 갖도록 제조함으로써 MOS 소자의 축소화 특성과 성능을 개선할 수 있는 새로운 구조의 고집적/고성능 MOS 소자에 관한 것이다. 본 발명에 의한 MOS 소자의 주요 특징은 채널영역이 함몰되어 있고 동시에 함몰된 채널의 표면 및 측면에 게이트 절연막과 게이트 전극이 형성되어 있으며, 상기 게이트 전극은 함몰된 채널과 자기정렬이 되도록 형성되어 있다. 즉, 제안된 MOS 소자에서는 함몰된 채널 주변의 절연막을 선택적으로 약간 제거하면 함몰된 채널의 표면 뿐 만 아니라 측면이 드러나게 된다. 따라서, 본 발명에 의하면 축소화 특성이 뛰어나고 함몰된 채널의 표면 및 측면에 전류가 흐를 수 있는 채널이 형성되기 때문에 전류구동 능력이 크게 증가하며, 게이트 전극의 채널에 대한 통제능력을 향상시켜 소자의 특성을 개선할 수 있다. 실리콘, 바디, 이중/삼중-게이트 소자, 나노 실리콘 채널, 자기정렬구조, Saddle 채널, 함몰 채널, 측면 게이트 |
---|---|
Int. CL | H01L 29/78 (2006.01.01) B82Y 10/00 (2017.01.01) |
CPC | H01L 29/66621(2013.01) H01L 29/66621(2013.01) H01L 29/66621(2013.01) H01L 29/66621(2013.01) |
출원번호/일자 | 1020040104560 (2004.12.11) |
출원인 | 경북대학교 산학협력단 |
등록번호/일자 | 10-0689211-0000 (2007.02.23) |
공개번호/일자 | 10-2006-0065946 (2006.06.15) 문서열기 |
공고번호/일자 | (20070308) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2004.12.11) |
심사청구항수 | 22 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 경북대학교 산학협력단 | 대한민국 | 대구광역시 북구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 이종호 | 대한민국 | 대구 수성구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 이종일 | 대한민국 | 서울특별시 영등포구 당산로**길 **(당산동*가) 진양빌딩 *층(대일국제특허법률사무소) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 서울대학교산학협력단 | 서울특별시 관악구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | 특허출원서 Patent Application |
2004.12.11 | 수리 (Accepted) | 1-1-2004-0584327-96 |
2 | 의견제출통지서 Notification of reason for refusal |
2006.03.31 | 발송처리완료 (Completion of Transmission) | 9-5-2006-0191911-59 |
3 | 출원인변경신고서 Applicant change Notification |
2006.05.18 | 수리 (Accepted) | 1-1-2006-0346589-94 |
4 | 의견서 Written Opinion |
2006.05.30 | 수리 (Accepted) | 1-1-2006-0381548-98 |
5 | 명세서등보정서 Amendment to Description, etc. |
2006.05.30 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2006-0381550-80 |
6 | 서류반려이유안내서 Notice of Reason for Return of Document |
2006.06.02 | 발송처리완료 (Completion of Transmission) | 1-5-2006-0082197-78 |
7 | 서지사항보정서 Amendment to Bibliographic items |
2006.06.05 | 수리 (Accepted) | 1-1-2006-0396631-20 |
8 | 반려이유통지에 대한 소명서 Written Substantiation for Notice of Reason for Return |
2006.06.05 | 수리 (Accepted) | 1-1-2006-0396519-14 |
9 | 대리인변경신고서 Agent change Notification |
2006.06.05 | 수리 (Accepted) | 1-1-2006-0396106-72 |
10 | 보정요구서 Request for Amendment |
2006.06.05 | 발송처리완료 (Completion of Transmission) | 1-5-2006-0083140-55 |
11 | 안내문(직권수리) Notification(Ex officio Acceptance) |
2006.06.07 | 발송처리완료 (Completion of Transmission) | 1-5-2006-0084233-71 |
12 | 안내문(직권수리) Notification(Ex officio Acceptance) |
2006.06.07 | 발송처리완료 (Completion of Transmission) | 1-5-2006-0084232-25 |
13 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2006.06.19 | 수리 (Accepted) | 4-1-2006-0014280-97 |
14 | 등록결정서 Decision to grant |
2006.11.30 | 발송처리완료 (Completion of Transmission) | 9-5-2006-0712662-17 |
15 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2018.03.26 | 수리 (Accepted) | 4-1-2018-5051994-32 |
16 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.06.23 | 수리 (Accepted) | 4-1-2020-5136893-04 |
번호 | 청구항 |
---|---|
1 |
1 실리콘 기판(1) 위에 기판과 연결되는 담장 형태의 실리콘 바디(2)가 형성되고, 상기 실리콘 기판(1)과 실리콘 바디(2)의 표면에 제 1절연막(3)이 형성되며;상기 제 1절연막(3) 위에 질화막(4)이 형성되고, 상기 질화막(4) 위에 소자격리를 위한 제 2절연막(5)이 형성되며;상기 실리콘 바디(2)의 표면에 채널로 형성될 부분이 일정 깊이로 함몰되어 형성되고, 상기 질화막(4)과 제 1절연막(3)이 함몰된 실리콘 바디(2)에 정렬되어 실리콘 바디(2)의 함몰 폭이나 깊이 보다 크게 형성되어 상기 실리콘 바디(2)의 함몰된 영역 표면이 소자의 채널이 되고, 동시에 함몰된 채널 표면의 측면이 1 nm ~ 100 nm 범위에서 드러나게 형성되어 측면 채널로 이용되며, 게이트 절연막(7)이 함몰된 실리콘 바디(2)의 표면 및 측면에 형성되고;상기 실리콘 바디(2)의 함몰된 채널 표면과 측면 채널 사이에는 각이 진 형태(모서리)가 존재하며, 상기 각이 진 형태는 직각, 둔각, 예각 혹은 둥글게 형성되고,상기 결과물에 게이트 전극(8)과 스페이서(10)가 순차적으로 형성되며, 상기 스페이서(10)는 실리콘 바디(2)의 표면에서 보이는 측면 게이트 전극(8)을 덮도록 폭을 조절하여 형성되고,상기 실리콘 바디(2)의 양 측면에 소스/드레인 영역(9)이 형성됨을 특징으로 하는 MOS 소자 |
2 |
2 청구항 1에 있어서, 단결정 실리콘 재질의 상기 실리콘 바디(2)가 서로 근접하게 형성될 경우, 함몰된 채널의 측면을 드러나게 하는 절연막 식각 과정에서 근접 거리 내에 형성된 실리콘 바디(2) 사이의 제 1절연막(3) 및 제 2절연막(5)과 질화막(4) (또는 절연막(3)과 질화막(4))의 표면이 함몰된 실리콘 바디(2)의 표면 보다 낮은 위치에 존재하도록 형성된 것을 특징으로 하는 MOS 소자 |
3 |
3 실리콘 기판(1)에 기판과 연결되는 담장 형태의 실리콘 바디(2)가 형성되고, 상기 실리콘 기판(1)과 실리콘 바디(2)의 표면에 제 1절연막(3)이 형성되며;상기 제 1절연막(3) 위에 질화막(4)이 형성되고, 상기 질화막(4) 위에 소자격리를 위한 제 2절연막(5)이 형성되며;상기 실리콘 바디(2)의 표면에 채널로 형성될 부분이 일정 깊이로 함몰되어 형성되고, 상기 제 2절연막(5)이 필요에 따라 표면으로부터 일정 깊이로 함몰된 바디 영역과 정렬되어 함몰되도록 형성되며;상기 질화막(4)과 제 1절연막(3)이 함몰된 실리콘 바디(2)에 정렬되어 실리콘 바디(2)의 함몰 폭이나 깊이 보다 크게 형성되어 상기 실리콘 바디(2)의 함몰된 영역 표면이 소자의 채널이 되고, 동시에 함몰된 채널 표면의 측면을 1 nm ~ 100 nm 범위에서 드러나게 형성되어 측면 채널로 이용되고, 게이트 절연막(7)이 함몰된 실리콘 바디(2)의 표면 및 측면에 형성되며;상기 실리콘 바디(2)의 함몰된 채널 표면과 측면 채널 사이에는 각이 진 형태(모서리)가 존재하며, 상기 각이 진 형태는 직각, 둔각, 예각 혹은 둥글게 형성되고,상기 결과물에 게이트 전극(8)과 스페이서(10)가 순차적으로 형성되며, 상기 스페이서(10)는 실리콘 바디(2)의 표면에서 보이는 측면 게이트 전극(8)을 덮도록 폭을 조절하여 형성되고,상기 실리콘 바디(2)의 양 측면에 소스/드레인 영역(11)이 형성됨을 특징으로 하는 MOS 소자 |
4 |
4 청구항 3에 있어서, 상기 게이트 전극(8)에 따라, 실리콘 바디(2), 제 1절연막(3), 질화막(4), 제 2절연막(5)의 함몰되는 깊이나 폭이 서로 다르도록 함몰 시켜 형성된 것을 특징으로 하는 MOS 소자 |
5 |
5 청구항 1 또는 청구항 3에 있어서, 상기 함몰되는 제 2절연막(5)의 깊이는 5 nm ~ 500 nm 범위에서 형성된 것을 특징으로 하는 MOS 소자 |
6 |
6 청구항 1 또는 청구항 3에 있어서, 상기 소스/드레인 영역(9)과 채널을 포함하는 실리콘 바디(2)의 폭이 4nm ~ 200 nm 범위에서 형성된 것을 특징으로 하는 MOS 소자 |
7 |
7 청구항 1 또는 청구항 3에 있어서, 상기 소스/드레인 영역(9)과 채널을 포함하는 실리콘 바디(2)의 높이가 실리콘 기판(1)의 표면으로부터 10 nm ~ 1000 nm 범위에서 형성된 것을 특징으로 하는 MOS 소자 |
8 |
8 청구항 1 또는 청구항 3에 있어서, 상기 실리콘 바디(2)의 함몰을 위해 열어주는 폭을 적어도 10 nm 이상으로 열어주고, 상기 함몰되는 깊이는 5 nm ~ 500 nm 범위에서 형성된 것을 특징으로 하는 MOS 소자 |
9 |
9 청구항 1 또는 청구항 3에 있어서, 상기 실리콘 바디(2)에 형성된 함몰된 채널의 아래쪽 코너를 직각, 둔각, 예각 혹은 둥글게 형성된 것을 특징으로 하는 MOS 소자 |
10 |
10 삭제 |
11 |
11 청구항 1 또는 청구항 3에 있어서, 상기 실리콘 바디(2)의 함몰된 채널 표면과 측면에 형성된 게이트 절연막(7)의 두께는 표면과 측면에서 같거나 다르게 형성하며, 상기 두께는 0 |
12 |
12 삭제 |
13 |
13 청구항 1 또는 청구항 3에 있어서, 상기 실리콘 바디(2)의 단면 모양이 위쪽은 폭이 좁다가 실리콘 기판 (1)으로 움직이면서 점차 넓어지게 하거나, 채널이 형성되는 부근 까지는 실리콘 바디(2)의 측면을 수직으로 하되, 실리콘 기판(1)에 가까이 가면서 점차 넓어지는 형태를 갖는 것을 특징으로 하는 MOS 소자 |
14 |
14 청구항 1 또는 청구항 3에 있어서, 상기 게이트 전극(8)의 물질은 폴리 및 아몰퍼스 실리콘, 폴리 및 아몰퍼스 SiGe, 복수의 금속, 복수의 금속 alloy, 복합 조성의 금속을 적용한 실리사이드, 상기 물질을 조합한 적층 구조를 갖도록 형성된 것을 특징으로 하는 MOS 소자 |
15 |
15 청구항 1 또는 청구항 3에 있어서,상기 스페이서(13)의 물질은 복수의 절연막 및 상기 절연막의 조합으로 형성되며, 상기 스페이서(13)의 최종 폭은 적어도 5 nm 이상의 두께로 형성된 것을 특징으로 하는 MOS 소자 |
16 |
16 청구항 1 또는 청구항 3에 있어서, 상기 게이트 전극(8)이 실리콘 바디(2)의 표면과 거의 같은 높이로 형성하거나, 위로는 적어도 500 nm 이내의 높이로 자기 정렬형 형태로 형성된 것을 특징으로 하는 MOS 소자 |
17 |
17 청구항 1 또는 청구항 3에 있어서, 상기 게이트 전극(8)을 가로지르는 방향에서 볼 때, 실리콘 바디(2) 표면 위로 형성되는 게이트 전극(8)의 폭이 실리콘 바디(2)의 표면 아래에 형성되는 전체 폭 보다 크거나 작게 형성된 것을 특징으로 하는 MOS 소자 |
18 |
18 청구항 1 또는 청구항 3에 있어서, 상기 소스/드레인 영역(9)의 접합 깊이는 실리콘 바디(2)의 식각되지 않은 표면을 기준으로 적어도 500 nm 이내로 형성하거나 실리콘 바디(2)의 함몰된 깊이 보다 얕게 형성된 것을 특징으로 하는 MOS 소자 |
19 |
19 청구항 1 또는 청구항 3에 있어서, 상기 소스/드레인 영역(9) 및 스페이서(10)가 형성된 후 절연막 및 콘택 홀이 더 포함되어 형성되며, 상기 콘택홀이 형성될 때 스페이서(10)에 닿도록 형성될 수 있으며, 소스/드레인 영역(9)과 금속배선 사이의 접촉 저항을 줄이기 위해 소스/드레인 영역(9)이 형성된 실리콘 바디(20의 표면 및 적어도 400 nm 미만의 측면에 금속이 접촉할 수 있도록 콘택홀이 형성된 것을 특징으로 하는 MOS 소자 |
20 |
20 청구항 1 또는 청구항 3에 있어서, 상기 게이트 전극(8)이 함몰된 채널과 자기정렬 되도록 하는데 필요한 하드 마스크(hard mask) 물질로서 폴리실리콘 또는 아몰퍼스 실리콘, 또는 폴리실리콘이나 아몰퍼스 실리콘과 그 위에 형성된 절연막 등을 하드 마스크로 사용하는 것을 특징으로 하는 MOS 소자 |
21 |
21 청구항 1 또는 청구항 3에 있어서, 상기 실리콘 바디(2)의 함몰된 채널 표면과 측면에 게이트 절연막(7)이 형성되기 전 실리콘 채널의 표면특성을 개선하기 위한 수소 어닐링을 포함한 표면 처리를 실시하는 것을 특징으로 하는 MOS 소자 |
22 |
22 청구항 1 또는 청구항 3에 있어서, 상기 실리콘 기판(1)에 실리콘 바디(2), 제 1절연막(3), 질화막(4), 제 2절연막(5)이 순차적으로 형성된 상태에서, 상기 제 1절연막(3), 질화막(4) 및 제 2절연막(5)의 표면을 실리콘 바디(2)의 표면 근처까지 평탄화 시킨 후, 실리콘 바디(2)의 표면에 선택적으로 절연막을 필요에 따라 지우거나 형성한 구조를 갖는 것을 특징으로 하는 MOS 소자 |
23 |
23 청구항 1 또는 청구항 3에 있어서, 상기 함몰된 질화막(4)에 형성되는 게이트 전극(8)이 질화막(4)과 스트레스를 유발할 경우 질화막(4)과 게이트 전극(8) 사이에 스트레스를 줄이는 절연막을 형성한 구조를 갖는 것을 특징으로 하는 MOS 소자 |
24 |
24 청구항 1 또는 청구항 3에 있어서, 여분의 마스크 한 장을 추가하여 상기 함몰된 실리콘 바디(2)의 표면 및 측벽까지 드러나게 하여, 채널을 형성하는 안장형 플래시 메모리 소자 구조와 채널이 함몰되지 않은 실리콘 바디(2) 표면에 형성되는 MOS 소자를 같은 칩상에 집적되도록 형성된 것을 특징으로 하는 MOS 소자 |
25 |
24 청구항 1 또는 청구항 3에 있어서, 여분의 마스크 한 장을 추가하여 상기 함몰된 실리콘 바디(2)의 표면 및 측벽까지 드러나게 하여, 채널을 형성하는 안장형 플래시 메모리 소자 구조와 채널이 함몰되지 않은 실리콘 바디(2) 표면에 형성되는 MOS 소자를 같은 칩상에 집적되도록 형성된 것을 특징으로 하는 MOS 소자 |
지정국 정보가 없습니다 |
---|
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | JP04950064 | JP | 일본 | FAMILY |
2 | JP20523610 | JP | 일본 | FAMILY |
3 | US08633545 | US | 미국 | FAMILY |
4 | US20090108358 | US | 미국 | FAMILY |
5 | US20140110770 | US | 미국 | FAMILY |
6 | WO2006062331 | WO | 세계지적재산권기구(WIPO) | FAMILY |
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | JP2008523610 | JP | 일본 | DOCDBFAMILY |
2 | JP2008523610 | JP | 일본 | DOCDBFAMILY |
3 | JP2008523610 | JP | 일본 | DOCDBFAMILY |
4 | JP4950064 | JP | 일본 | DOCDBFAMILY |
5 | US2009108358 | US | 미국 | DOCDBFAMILY |
6 | US8633545 | US | 미국 | DOCDBFAMILY |
7 | WO2006062331 | WO | 세계지적재산권기구(WIPO) | DOCDBFAMILY |
국가 R&D 정보가 없습니다. |
---|
특허 등록번호 | 10-0689211-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20041211 출원 번호 : 1020040104560 공고 연월일 : 20070308 공고 번호 : 특허결정(심결)연월일 : 20061130 청구범위의 항수 : 22 유별 : H01L 29/78 발명의 명칭 : 안장형 엠오에스 소자 존속기간(예정)만료일 : 20190224 |
순위번호 | 사항 |
---|---|
1 |
(권리자) 경북대학교 산학협력단 대구광역시 북구... |
2 |
(의무자) 경북대학교 산학협력단 대구광역시 북구... |
2 |
(권리자) 서울대학교산학협력단 서울특별시 관악구... |
제 1 - 3 년분 | 금 액 | 634,500 원 | 2007년 02월 26일 | 납입 |
제 4 년분 | 금 액 | 524,000 원 | 2010년 01월 25일 | 납입 |
제 5 년분 | 금 액 | 524,000 원 | 2011년 02월 09일 | 납입 |
제 6 년분 | 금 액 | 786,000 원 | 2012년 08월 23일 | 납입 |
제 7 년분 | 금 액 | 936,000 원 | 2013년 02월 22일 | 납입 |
제 8 년분 | 금 액 | 936,000 원 | 2014년 02월 12일 | 납입 |
제 9 년분 | 금 액 | 936,000 원 | 2015년 02월 12일 | 납입 |
제 10 년분 | 금 액 | 1,450,000 원 | 2016년 01월 12일 | 납입 |
제 11 년분 | 금 액 | 1,450,000 원 | 2017년 01월 23일 | 납입 |
제 12 년분 | 금 액 | 1,450,000 원 | 2018년 02월 08일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | 특허출원서 | 2004.12.11 | 수리 (Accepted) | 1-1-2004-0584327-96 |
2 | 의견제출통지서 | 2006.03.31 | 발송처리완료 (Completion of Transmission) | 9-5-2006-0191911-59 |
3 | 출원인변경신고서 | 2006.05.18 | 수리 (Accepted) | 1-1-2006-0346589-94 |
4 | 의견서 | 2006.05.30 | 수리 (Accepted) | 1-1-2006-0381548-98 |
5 | 명세서등보정서 | 2006.05.30 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2006-0381550-80 |
6 | 서류반려이유안내서 | 2006.06.02 | 발송처리완료 (Completion of Transmission) | 1-5-2006-0082197-78 |
7 | 서지사항보정서 | 2006.06.05 | 수리 (Accepted) | 1-1-2006-0396631-20 |
8 | 반려이유통지에 대한 소명서 | 2006.06.05 | 수리 (Accepted) | 1-1-2006-0396519-14 |
9 | 대리인변경신고서 | 2006.06.05 | 수리 (Accepted) | 1-1-2006-0396106-72 |
10 | 보정요구서 | 2006.06.05 | 발송처리완료 (Completion of Transmission) | 1-5-2006-0083140-55 |
11 | 안내문(직권수리) | 2006.06.07 | 발송처리완료 (Completion of Transmission) | 1-5-2006-0084233-71 |
12 | 안내문(직권수리) | 2006.06.07 | 발송처리완료 (Completion of Transmission) | 1-5-2006-0084232-25 |
13 | 출원인정보변경(경정)신고서 | 2006.06.19 | 수리 (Accepted) | 4-1-2006-0014280-97 |
14 | 등록결정서 | 2006.11.30 | 발송처리완료 (Completion of Transmission) | 9-5-2006-0712662-17 |
15 | 출원인정보변경(경정)신고서 | 2018.03.26 | 수리 (Accepted) | 4-1-2018-5051994-32 |
16 | 출원인정보변경(경정)신고서 | 2020.06.23 | 수리 (Accepted) | 4-1-2020-5136893-04 |
기술정보가 없습니다 |
---|
과제고유번호 | 1410055643 |
---|---|
세부과제번호 | 반도체34 |
연구과제명 | 안장형태의채널구조를갖는SONOS플래쉬메모리소자개발 |
성과구분 | 등록 |
부처명 | 지식경제부 |
연구관리전문기관명 | 한국산업기술평가원 |
연구주관기관명 | 경북대학교 |
성과제출연도 | 2006 |
연구기간 | 200609~200708 |
기여율 | 1 |
연구개발단계명 | 개발연구 |
6T분류명 | IT(정보기술) |
[1020070086516] | 고성능 단일 트랜지스터 플로팅 바디 DRAM 소자 및 그제조 방법 | 새창보기 |
---|---|---|
[1020060084370] | 낮은 누설전류를 갖는 FIN 전계효과트랜지스터 및 그제조 방법 | 새창보기 |
[1020040104560] | 안장형 엠오에스 소자 | 새창보기 |
[KST2015136117][서울대학교] | 전해질을 이용한 다이내믹 램 | 새창보기 |
---|---|---|
[KST2015135198][서울대학교] | 금속 산화물층의 제조 방법, 상기 방법을 이용하여 제조한 박막 트랜지스터 기판 및 그 제조 방법 | 새창보기 |
[KST2019011530][서울대학교] | 전계효과트랜지스터 제작을 위한 패턴화된 이황화몰리브덴 박막층 형성 장치 및 패턴화된 이황화 몰리브덴 박막층을 이용한 전계 효과 트랜지스터 제작 방법 | 새창보기 |
[KST2014058647][서울대학교] | 자기 조립 펩타이드를 이용한 단일벽 탄소나노튜브 전계 효과 트랜지스터의 기능화 방법, 이에 의하여 제조된 단일벽 탄소나노튜브 전계 효과 트랜지스터를 포함하는 트리메틸아민 검출 센서 및 이를 이용한 해산물 | 새창보기 |
[KST2015161360][서울대학교] | 비휘발성 기능을 갖는 단일 트랜지스터 플로팅 바디DRAM 셀 소자 | 새창보기 |
[KST2015161705][서울대학교] | 낮은 누설전류를 갖는 기둥형 전계효과트랜지스터 | 새창보기 |
[KST2014058499][서울대학교] | 높은 전하 이동도를 갖는 산화물 반도체 제조 시스템 및 방법 | 새창보기 |
[KST2015187078][서울대학교] | 나노 형광체/나노소재 이종접합구조체 및 그 제조방법 | 새창보기 |
[KST2015161260][서울대학교] | 낮은 누설전류를 갖는 FIN 전계효과트랜지스터 및 그제조 방법 | 새창보기 |
[KST2015160770][서울대학교] | 양자점 형성방법 | 새창보기 |
[KST2015159551][서울대학교] | 광감지용 유기 박막 트랜지스터 | 새창보기 |
[KST2015160928][서울대학교] | 도전성 다층 나노박막의 제조방법, 및 이를 이용한미세전기기계시스템 센서와 그 제조방법 | 새창보기 |
[KST2015135928][서울대학교] | high-K막을 스페이서 에치 스톱으로 이용하는 반도체 소자 형성 방법 및 관련된 소자 | 새창보기 |
[KST2021009914][서울대학교] | 이차원 물질로 이루어진 게이트 절연막을 포함하는 전계 효과 트랜지스터 | 새창보기 |
[KST2015161081][서울대학교] | 화학적 및 생물학적 센서를 위한 탄소나노튜브 절연체반도체 시스템 | 새창보기 |
[KST2014037060][서울대학교] | 미세결정 실리콘 박막의 형성 방법 | 새창보기 |
[KST2015135862][서울대학교] | 반도체 소자의 제조 방법 | 새창보기 |
[KST2015159345][서울대학교] | 나노 와이어 메모리 소자 및 그 제조 방법 | 새창보기 |
[KST2017015169][서울대학교] | 비대칭 채널과 게이트 절연막을 갖는 터널링 전계효과 트랜지스터 및 그 제조방법(TUNNEL FIELD-EFFECT TRANSISTOR WITH ASYMMETRIC CHANNEL AND GATE DIELECTRIC LAYER AND FABRICATION METHOD THEREOF) | 새창보기 |
[KST2015161079][서울대학교] | 탄소 나노튜브의 밴드 갭 변형방법과 이를 이용한 나노양자소자 및 그의 제조방법 | 새창보기 |
[KST2015135234][서울대학교] | 돌출된 바디를 저장노드로 하는 메모리 셀 및 그 제조방법 | 새창보기 |
[KST2015137597][서울대학교] | 반도체 장치 및 그 제조 방법 | 새창보기 |
[KST2015137450][서울대학교] | 셀 스트링 및 상기 셀 스트링에서의 읽기 방법 | 새창보기 |
[KST2015137272][서울대학교] | 매립 배선을 갖는 반도체 소자 형성 방법 및 관련된 소자 | 새창보기 |
[KST2015136776][서울대학교] | 재구성 가능한 전자 소자 및 이의 동작 방법 | 새창보기 |
[KST2015162471][서울대학교] | 낮은 누설전류를 갖는 고밀도 FIN 전계효과트랜지스터및 그 제조 방법 | 새창보기 |
[KST2015159143][서울대학교] | 탄소나노튜브와 구리의 복합도금법으로 형성된 전자방출팁의 형성방법 | 새창보기 |
[KST2015160182][서울대학교] | 핀분리층이 내재된 수직 채널의 노아 플래시 메모리 어레이 | 새창보기 |
[KST2015159301][서울대학교] | 전하저장층을 가진 유기 메모리 소자, 구동 방법 및 그제조 방법 | 새창보기 |
[KST2015161430][서울대학교] | 고집적 플래시 메모리 셀 소자, 셀 스트링 및 그 제조 방법 | 새창보기 |
심판사항 정보가 없습니다 |
---|