1 |
1
기판상기 기판 상에 형성된 그래핀층 및상기 그래핀층을 덮는 반도체층을 포함하고,상기 그래핀층은 복수의 나노 결정 그래핀과 복수의 그래핀 돌기를 포함하는 전자소자
|
2 |
2
제 1 항에 있어서,상기 그래핀 돌기의 측면은 비평면인 전자소자
|
3 |
3
제 2 항에 있어서,상기 그래핀 돌기는 계단형 측면을 갖는 전자소자
|
4 |
4
제 1 항에 있어서,상기 복수의 그래핀 돌기는 각각 복수의 나노 결정 그래핀을 포함하는 전자소자
|
5 |
5
제 1 항에 있어서,상기 복수의 그래핀 돌기의 높이는 동일하거나 다른 전자소자
|
6 |
6
제 1 항에 있어서,상기 기판은 유연기판(flexible substrate)인 전자소자
|
7 |
7
제 1 항에 있어서,상기 반도체층은 전이금속 디칼코게나이드(TMDC)층인 전자소자
|
8 |
8
제 1 항에 있어서,상기 그래핀층은,상기 복수의 나노 결정 그래핀을 포함하는 하부 그래핀층 및 상기 하부 그래핀층 상에 형성된 상기 복수의 그래핀 돌기를 포함하는 전자소자
|
9 |
9
제 8 항에 있어서,상기 하부 그래핀층은 순차적으로 적층된 제1 및 제2 그래핀층을 포함하는 전자소자
|
10 |
10
제1 기판 상에 복수의 나노 결정 그래핀을 포함하는 그래핀층을 형성하는 단계상기 그래핀층 상에 반도체층을 형성하는 단계상기 그래핀층에서 상기 제1 기판을 분리하는 단계 및 상기 그래핀층과 상기 반도체층을 상기 제1 기판보다 유연한 제2 기판에 전사하는 단계를 포함하고,상기 그래핀층은 복수의 그래핀 돌기를 포함하는 전자소자의 제조방법
|
11 |
11
제 10 항에 있어서,상기 반도체층을 형성하는 단계는,상기 그래핀층 상에 졸-겔 상태의 반도체 용액층을 도포하는 단계 및 상기 반도체 용액층이 도포된 결과물을 어닐링하는 단계를 포함하는 전자소자의 제조방법
|
12 |
12
제 10 항에 있어서,상기 반도체층을 형성하는 단계는,상기 그래핀층 상에 상기 반도체층의 성분의 일부를 포함하는 산화막을 형성하는 단계상기 산화막을 상기 반도체층과 동일한 물질의 반도체막으로 변화시키는 단계 및 상기 반도체막을 성장시키는 단계를 포함하는 전자소자의 제조방법
|
13 |
13
제 10 항에 있어서,상기 반도체층은 전이금속 디칼코게나이드(TMDC)층인 전자소자의 제조방법
|
14 |
14
제 10 항에 있어서,상기 그래핀층을 형성하는 단계는,상기 제1 기판 상에 상기 복수의 나노 결정 그래핀을 포함하는 하부 그래핀층을 형성하는 단계 및 상기 하부 그래핀층 상에 상기 복수의 그래핀 돌기를 형성하는 단계를 포함하는 전자소자의 제조방법
|
15 |
15
제 11 항에 있어서,상기 반도체 용액층은 스핀 코팅 방식으로 도포하는 전자소자의 제조방법
|
16 |
16
제 11 항에 있어서,상기 반도체 용액층은 상기 반도체층의 성분이 포함된 용액에 상기 그래핀층을 넣었다 꺼내는 단계를 포함하는 전자소자의 제조방법
|
17 |
17
제 11 항에 있어서,상기 어닐링은 저온 어닐링 또는 고온 어닐링인 전자소자의 제조방법
|
18 |
18
제 17 항에 있어서,상기 고온 어닐링시에 상기 반도체 용액층은 상기 저온 어닐링시보다 두껍게 도포하는 전자소자의 제조방법
|
19 |
19
제 10 항에 있어서,상기 그래핀 돌기의 측면은 비평면인 전자소자의 제조방법
|
20 |
20
제 19 항에 있어서,상기 그래핀 돌기는 계단형 측면을 갖는 전자소자의 제조방법
|