| 1 |
1
OTS(Ovonic Threshold Switch)의 스냅 백을 개선하는 상변화 메모리 소자에 있어서, 글로벌 비트라인(Global Bit Line; GBL)에 대해 스위치 역할을 하는 GBL PMOS; 상기 GBL PMOS의 하단에 배치된 채 로컬 비트라인(Local Bit Line; LBL)에 대해 스위치 역할을 하는 LBL PMOS; 상기 LBL PMOS의 하단에 배치되는 OTS; 상기 OTS의 하단에 배치된 채 데이터 저장소의 기능을 하는 상변화층; 상기 상변화층의 하단에 배치된 채 로컬 워드라인(Local Word Line; LWL)에 대해 스위치 역할을 하는 LWL NMOS; 상기 LWL NMOS의 하단에 배치된 채 글로벌 워드라인(Global Word Line; GWL)에 대해 스위치 역할을 하는 GWL NMOS; 및 상기 GBL PMOS와 상기 LBL PMOS 사이에 연결된 채 상기 OTS로 유입될 적어도 일부 전하를 방전시키는 플로팅 캡 방전 회로(Floating cap discharging circuit)를 포함하는 상변화 메모리 소자
|
| 2 |
2
제1항에 있어서,상기 플로팅 캡 방전 회로는, 상기 OTS의 동작 여부를 감지하여 방전 패스(Discharging path)를 활성화하는 것을 특징으로 하는 상변화 메모리 소자
|
| 3 |
3
제1항에 있어서, 상기 플로팅 캡 방전 회로는, 방전 회로 커패시터; 인버터; 및 방전 회로 PMOS를 포함하는 상변화 메모리 소자
|
| 4 |
4
제3항에 있어서, 상기 플로팅 캡 방전 회로는, 상기 프리차징 커패시터에 전하가 프리차징됨과 동시에 상기 인버터의 입력단의 전압을 상기 프리차징 커패시터의 전압과 이퀄라이징(Equalizing)시키고, 상기 방전 회로 커패시터를 이용하여 상기 GBL PMOS와 상기 LBL PMOS 사이의 노드에서 발생되는 전압 강하를 기초로 상기 OTS의 동작 여부를 감지한 뒤, 상기 감지된 OTS의 동작 여부에 따른 상기 인버터의 출력단 인근의 전압 상승을 통해 상기 방전 회로 PMOS를 통과하는 방전 패스를 활성화하는 것을 특징으로 하는 상변화 메모리 소자
|
| 5 |
5
제4항에 있어서, 상기 플로팅 캡 방전 회로는, 상기 OTS가 턴 온(Turn on) 되는 것을 감지한 경우 상기 방전 패스를 활성화하는 것을 특징으로 하는 상변화 메모리 소자
|
| 6 |
6
제5항에 있어서, 상기 플로팅 캡 방전 회로는, 상기 GBL PMOS와 상기 LBL PMOS 사이의 노드에서 발생되는 전압 강하의 정도에 따라 상기 OTS의 동작 여부를 감지하는 것을 특징으로 하는 상변화 메모리 소자
|
| 7 |
7
제4항에 있어서, 상기 플로팅 캡 방전 회로는, 상기 인버터의 입력단의 전압을 상기 프리차징 커패시터의 전압과 이퀄라이징시키는 안정성을 향상시키기 위한 AND 게이트를 더 포함하는 것을 특징으로 하는 상변화 메모리 소자
|
| 8 |
8
제3항에 있어서, 상기 플로팅 캡 방전 회로는, 상기 플로팅 캡 방전 회로 자체에서 발생되는 에너지의 전하를 방전시키기 위한 방전 회로 추가 커패시터를 더 포함하는 것을 특징으로 하는 상변화 메모리 소자
|
| 9 |
9
제1항에 있어서, 상기 상변화 메모리 소자는, 상기 플로팅 캡 방전 회로의 출력값을 기초로 상기 상변화층에 대한 판독 동작을 수행하는 것을 특징으로 하는 상변화 메모리 소자
|
| 10 |
10
글로벌 비트라인(Global Bit Line; GBL)에 대해 스위치 역할을 하는 GBL PMOS, 상기 GBL PMOS의 하단에 배치된 채 로컬 비트라인(Local Bit Line; LBL)에 대해 스위치 역할을 하는 LBL PMOS, 상기 LBL PMOS의 하단에 배치되는 OTS(Ovonic Threshold Switch), 상기 OTS의 하단에 배치된 채 데이터 저장소의 기능을 하는 상변화층, 상기 상변화층의 하단에 배치된 채 로컬 워드라인(Local Word Line; LWL)에 대해 스위치 역할을 하는 LWL NMOS, 상기 LWL NMOS의 하단에 배치된 채 글로벌 워드라인(Global Word Line; GWL)에 대해 스위치 역할을 하는 GWL NMOS 및 상기 GBL PMOS와 상기 LBL PMOS 사이에 연결된 채 상기 OTS로 유입될 적어도 일부 전하를 방전시키는 플로팅 캡 방전 회로(Floating cap discharging circuit)를 포함하는 상변화 메모리 소자의 방전 동작 방법에 있어서, 상기 프리차징 커패시터에 전하가 프리차징됨과 동시에 상기 플로팅 캡 방전 회로에 포함되는 인버터의 입력단의 전압을 상기 프리차징 커패시터의 전압과 이퀄라이징(Equalizing)시키는 단계; 상기 플로팅 캡 방전 회로에 포함되는 방전 회로 커패시터를 이용하여 상기 GBL PMOS와 상기 LBL PMOS 사이의 노드에서 발생되는 전압 강하를 기초로 상기 OTS의 동작 여부를 감지하는 단계; 및 상기 감지된 OTS의 동작 여부에 따른 상기 인버터의 출력단 인근의 전압 상승을 통해 상기 플로팅 캡 방전 회로에 포함되는 방전 회로 PMOS를 통과하는 방전 패스를 활성화하는 단계를 포함하는 상변화 메모리 소자의 방전 동작 방법
|
| 11 |
11
글로벌 비트라인(Global Bit Line; GBL)에 대해 스위치 역할을 하는 GBL PMOS; 상기 GBL PMOS의 하단에 배치된 채 로컬 비트라인(Local Bit Line; LBL)에 대해 스위치 역할을 하는 LBL PMOS, 상기 LBL PMOS의 하단에 배치되는 OTS(Ovonic Threshold Switch), 상기 OTS의 하단에 배치된 채 데이터 저장소의 기능을 하는 상변화층, 상기 상변화층의 하단에 배치된 채 로컬 워드라인(Local Word Line; LWL)에 대해 스위치 역할을 하는 LWL NMOS, 및 상기 LWL NMOS의 하단에 배치된 채 글로벌 워드라인(Global Word Line; GWL)에 대해 스위치 역할을 하는 GWL NMOS를 포함하는 상변화 메모리 소자에서 사용되는 플로팅 캡 방전 회로에 있어서,상기 플로팅 캡 방전 회로는, 상기 GBL PMOS와 상기 LBL PMOS 사이에 연결된 채 상기 OTS의 동작 여부를 감지하여 방전 패스를 활성화함으로써, 상기 OTS로 유입될 적어도 일부 전하를 방전시키는 것을 특징으로 하는 플로팅 캡 방전 회로
|
| 12 |
12
제11항에 있어서, 상기 플로팅 캡 방전 회로는, 상기 인버터의 입력단의 전압을 상기 프리차징 커패시터의 전압과 이퀄라이징시키는 안정성을 향상시키기 위한 AND 게이트를 더 포함하는 것을 특징으로 하는 플로팅 캡 방전 회로
|
| 13 |
13
제11항에 있어서, 상기 플로팅 캡 방전 회로는, 상기 플로팅 캡 방전 회로 자체에서 발생되는 에너지의 전하를 방전시키기 위한 방전 회로 추가 커패시터를 더 포함하는 것을 특징으로 하는 플로팅 캡 방전 회로
|
