| 1 |
1
3차원 플래시 메모리에서 사용되는 COP 구조가 적용된 기판에 있어서, 상기 3차원 플래시 메모리에 포함되는 채널층 중 GSL(Ground Selection Line)에 대응하는 부분을 단결정질의 실리콘으로 형성하기 위한 에피택셜(Epitaxial) 성장에 사용되는 에피택셜 시드 영역; 및 상기 COP 구조에 의해 주변 회로가 임베디드되는 주변 회로 영역을 포함하는 COP 구조가 적용된 기판
|
| 2 |
2
제1항에 있어서,상기 에피택셜 시드 영역 및 상기 주변 회로 영역은, 상기 기판 상 교차하며 반복 배치되는 패턴을 형성하는 것을 특징으로 하는 COP 구조가 적용된 기판
|
| 3 |
3
제1항에 있어서,상기 에피택셜 시드 영역 및 상기 주변 회로 영역의 상부에는, 상기 에피택셜 시드 영역으로부터 상기 에피택셜 성장을 통해 형성되는 단결정질의 실리콘이 평탄화된 에피택셜 성장층이 배치되는 것을 특징으로 하는 COP 구조가 적용된 기판
|
| 4 |
4
제3항에 있어서,상기 기판은, 상기 에피택셜 성장층의 상부에 배치되는 폴리 실리콘(Poly-silicon)층을 더 포함하는 것을 특징으로 하는 COP 구조가 적용된 기판
|
| 5 |
5
제4항에 있어서,상기 폴리 실리콘층은, 상기 에피택셜 성장층으로부터 상기 에피택셜 성장을 통해 형성되는 단결정질의 실리콘이 채워지는 적어도 하나의 수직 홀을 포함하는 것을 특징으로 하는 COP 구조가 적용된 기판
|
| 6 |
6
제5항에 있어서,상기 적어도 하나의 수직 홀은, 상기 채널층이 내부에 형성 가능하도록 상기 폴리 실리콘층의 상부에 배치되는 스트링 영역까지 연장 형성되는 것을 특징으로 하는 COP 구조가 적용된 기판
|
| 7 |
7
3차원 플래시 메모리에 포함되는 채널층 중 GSL(Ground Selection Line)에 대응하는 부분을 단결정질의 실리콘으로 형성하기 위한 에피택셜(Epitaxial) 성장에 사용되는 에피택셜 시드 영역; 및 상기 COP 구조에 의해 주변 회로가 임베디드되는 주변 회로 영역을 포함하는 COP 구조가 적용된 기판을 이용하는 3차원 플래시 메모리의 제조 방법에 있어서,상기 에피택셜 시드 영역 및 상기 주변 회로 영역의 상부에 상기 에피택셜 시드 영역으로부터 상기 에피택셜 성장을 통해 형성되는 단결정질의 실리콘이 평탄화된 에피택셜 성장층을 생성하는 단계; 상기 에피택셜 성장층의 상부에 폴리 실리콘(Poly-silicon)층을 배치하는 단계; 상기 폴리 실리콘층의 상부에 스트링 영역을 배치하는 단계; 상기 스트링 영역에 적어도 하나의 수직 홀을 형성하는 단계; 및 상기 적어도 하나의 수직 홀의 일부분에 상기 에피택셜 성장층으로부터 상기 에피택셜 성장을 통해 형성되는 단결정질의 실리콘을 채워 넣는 단계를 포함하는 3차원 플래시 메모리의 제조 방법
|
| 8 |
8
제7항에 있어서,상기 적어도 하나의 수직 홀을 형성하는 단계는, 상기 에피택셜 성장층이 노출되도록 상기 적어도 하나의 수직 홀을 형성하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법
|
| 9 |
9
제7항에 있어서,상기 적어도 하나의 수직 홀의 나머지 부분에 폴리 실리콘을 채워 넣는 단계를 더 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법
|
| 10 |
10
COP 구조가 적용된 3차원 플래시 메모리에 있어서,기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 및 상기 복수의 워드 라인들을 관통하며 상기 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 스트링-상기 적어도 하나의 스트링은 상기 수직 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 연장 형성되는 전하 저장층을 포함함-을 포함하고, 상기 기판은, 상기 채널층 중 GSL(Ground Selection Line)에 대응하는 부분을 단결정질의 실리콘으로 형성하기 위한 에피택셜(Epitaxial) 성장에 사용되는 에피택셜 시드 영역; 및 상기 COP 구조에 의해 주변 회로가 임베디드되는 주변 회로 영역을 포함하는 3차원 플래시 메모리
|
