맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

엠아이엠 캐패시터 형성방법

  • 기술번호 : KST2015140781
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 원자층 증착방법(ALD)을 이용하여 하부전극, 유전박막, 상부전극 및 계면안정막의 형성하도록 함으로써, 상기 하부전극과 유전박막, 상부전극과 유전박막 사이의 계면상태를 개선할 수 있는 귀금속류의 금속박막인 계면안정막을 증착하여 캐패시터 특성의 안정성에 기여하게 하는 엠아이엠 캐패시터 형성방법을 제공하는데 그 특징이 있다.또한, 본 발명은 이종물질간의 결합에서 발생할 수 있는 상호확산을 억제하게 하는 동시에 물질간의 상호작용으로 인해 일어나는 부작용을 방지하게 하고, 이에 따른 MIM 캐패시터를 통해서 아주 얇은 박막의 고유전율 재료를 안정적으로 활용하게 하는 엠아이엠 캐패시터 형성방법을 제공하는데 있다.또한, 본 발명은 실질적인 MIM 캐패시터를 적용하여 사용하는 반도체 소자에 대한 사용상의 신뢰성 및 특성을 극대화시키게 하는 엠아이엠 캐패시터 형성방법 을 제공하는데 있다.반도체 소자, MIM 캐패시터, 유전박막, 하부전극, 상부전극, 계면안정막, 원자층 증착방법
Int. CL H01L 49/02 (2006.01.01) H01L 21/285 (2006.01.01) H01L 21/02 (2006.01.01)
CPC H01L 28/75(2013.01) H01L 28/75(2013.01) H01L 28/75(2013.01)
출원번호/일자 1020060121179 (2006.12.04)
출원인 한양대학교 산학협력단
등록번호/일자 10-0794718-0000 (2008.01.08)
공개번호/일자
공고번호/일자 (20080121) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2006.12.04)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울특별시 성동구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박종완 대한민국 경기 남양주시
2 김웅선 대한민국 서울 강동구
3 고명균 대한민국 서울 성동구
4 김범용 대한민국 서울 관악구
5 문준호 대한민국 서울 동작구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 장수영 대한민국 서울특별시 강남구 테헤란로**길 *, *층(역삼동, 대아빌딩)(특허법인 신우)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울특별시 성동구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2006.12.04 수리 (Accepted) 1-1-2006-0896417-50
2 선행기술조사의뢰서(내부)
Request for Prior Art Search (Inside)		 2007.06.05 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2007.06.29 발송처리완료 (Completion of Transmission) 9-6-2007-0033664-17
4 의견제출통지서
Notification of reason for refusal		 2007.09.17 발송처리완료 (Completion of Transmission) 9-5-2007-0502019-99
5 [지정기간단축]기간연장(단축, 경과구제)신청서
[Reduction of Designated Period] Request for Extension of Period (Reduction, Expiry Reconsideration)		 2007.09.27 수리 (Accepted) 1-1-2007-0693732-12
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2007.09.27 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2007-0693699-92
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2007.09.27 수리 (Accepted) 1-1-2007-0693672-60
8 등록결정서
Decision to grant		 2008.01.07 발송처리완료 (Completion of Transmission) 9-5-2008-0007106-75
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2008.03.11 수리 (Accepted) 4-1-2008-5037763-28
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.06.05 수리 (Accepted) 4-1-2014-5068294-39
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.16 수리 (Accepted) 4-1-2015-5022074-70
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.08.05 수리 (Accepted) 4-1-2019-5155816-75
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.08.06 수리 (Accepted) 4-1-2019-5156285-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
반도체 소자의 캐패시터를 형성하는 방법에 있어서, 실리콘을 원재료로 하는 반도체 소자의 기판에 원자층 증착방법을 이용하여 하부전극을 형성시키는 단계와, 상기 하부전극위에 원자층 증착방법을 이용하여 귀금속류의 금속을 형성하여 계면안정막을 형성시키는 단계와, 상기 계면안정막 상에 원자층 증착방법을 이용하여 유전물질로 이루어진 유전박막을 형성시키는 단계와, 상기 유전박막 상에 귀금속류의 금속을 형성하여 계면안정막을 형성시키는 단계와, 상기 계면안정막 상에 원자층 증착방법을 이용하여 상부전극을 형성시키는 단계를 실행하되,상기에서 형성되는 하부전극 및 상부전극사이에 계면안정막으로 백금(Pt), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 은(Ag), 텅수텐(W), 니켈(Ni), 코발트(Co), 철(Fe), 이리듐(Ir) 중에 어느 하나 또는 2개 이상을 이용하여 실행하는 엠아이엠 캐패시터 형성방법
2 2
제1항에 있어서, 상기에서 원자층 증착방법을 연속적으로 사용하여 MIM 캐패시터를 형성시키는 단계를 더 실행하는 엠아이엠 캐패시터 형성방법
3 3
삭제
4 4
제1항에 있어서, 상기 금속 계면안정막의 두께는 1nm에서 10nm 까지의 범위를 갖도록 실행하는 엠아이엠 캐패시터 형성방법
5 5
제1항에 있어서, 상기의 하부전극을 형성시키는 단계에서, 상기의 하부전극을 형성하기 위해 금속 리간드를 포함하는 유기 금속 소스를 사용하여 일정한 시간동안의 주입을 통해 표면에 흡착시키는 단계; 상기에서 흡착되지 않은 소스를 퍼지(purge)시키도록 일정 시간동안 불활성 가스를 주입시키는 단계; 상기에서 흡착된 유기 금속 소스의 반응을 높이도록 가스와 함께 플라즈마를 주입시키는 단계; 상기에서 흡착되지 않은 소스를 퍼지(purge)시키도록 일정 시간동안 불활성 가스를 주입시키는 단계; 상기의 단계들을 반복적으로 실행하여 하부전극을 형성시키는 단계;를 실행하도록 하는 엠아이엠 캐패시터 형성방법
6 6
제5항에 있어서, 상기에서 흡착된 유기 금속 소스의 반응을 높이도록 가스와 함께 플라즈마를 주입시키는 단계에서, 상기 가스는 H2, N2 및 NH3 로 이용하여 실행하는 엠아이엠 캐패시터 형성방법
7 7
제1항에 있어서, 상기의 계면안정막을 형성시키는 단계에서, 상기의 계면안정막을 형성하기 위해 금속 리간드를 포함하는 유기 금속 소스를 사용하여 일정한 시간동안의 주입을 통해 표면에 흡착시키는 단계; 상기에서 흡착되지 않은 소스를 퍼지(purge)시키도록 일정 시간동안 불활성 가스를 주입시키는 단계; 상기에서 흡착된 유기 금속 소스의 반응을 높이도록 가스와 함께 플라즈마를 주입시키는 단계; 상기에서 흡착되지 않은 소스를 퍼지(purge)시키도록 일정 시간동안 불활성 가스를 주입시키는 단계; 상기의 단계들을 반복적으로 실행하여 계면안정막을 형성시키는 단계;를 실행하도록 하는 엠아이엠 캐패시터 형성방법
8 8
제7항에 있어서, 상기에서 흡착된 유기 금속 소스의 반응을 높이도록 가스와 함께 플라즈마를 주입시키는 단계에서, 상기 가스는 O2, N2 및 NH3 로 이용하여 실행하는 엠아이엠 캐패시터 형성방법
9 9
반도체 소자의 캐패시터를 형성하는 방법에 있어서, 실리콘을 원재료로 하는 반도체 소자의 기판에 원자층 증착방법을 이용하여 하부전극을 형성시키는 단계와, 상기 하부전극위에 원자층 증착방법을 이용하여 귀금속류의 금속을 형성하여 계면안정막을 형성시키는 단계와, 상기 계면안정막 상에 원자층 증착방법을 이용하여 유전물질로 이루어진 유전박막을 형성시키는 단계와, 상기 유전박막 상에 귀금속류의 금속을 형성하여 계면안정막을 형성시키는 단계와, 상기 계면안정막 상에 원자층 증착방법을 이용하여 상부전극을 형성시키는 단계와, 상기에서 원자층 증착방법을 연속적으로 사용하여 MIM 캐패시터를 형성시키는 단계를 실행하되,상기에서 형성되는 하부전극 및 상부전극사이에 계면안정막으로 백금(Pt), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 은(Ag), 텅수텐(W), 니켈(Ni), 코발트(Co), 철(Fe), 이리듐(Ir) 중에 어느 하나 또는 2개 이상을 이용하여 실행하고, 상기 금속 계면안정막의 두께는 1nm에서 10nm 까지의 범위를 갖도록 실행하는 엠아이엠 캐패시터 형성방법
10 10
반도체 소자의 캐패시터를 형성하는 방법에 있어서, 실리콘을 원재료로 하는 반도체 소자의 기판에 원자층 증착방법을 이용하여 하부전극을 형성시키는 단계와, 상기 하부전극위에 원자층 증착방법을 이용하여 귀금속류의 금속을 형성하여 계면안정막을 형성시키는 단계와, 상기 계면안정막 상에 원자층 증착방법을 이용하여 유전물질로 이루어진 유전박막을 형성시키는 단계와, 상기 유전박막 상에 귀금속류의 금속을 형성하여 계면안정막을 형성시키는 단계와, 상기 계면안정막 상에 원자층 증착방법을 이용하여 상부전극을 형성시키는 단계와, 상기에서 원자층 증착방법을 연속적으로 사용하여 MIM 캐패시터를 형성시키는 단계를 실행하되,상기의 하부전극을 형성시키는 단계에서, 상기의 하부전극을 형성하기 위해 금속 리간드를 포함하는 유기 금속 소스를 사용하여 일정한 시간동안의 주입을 통해 표면에 흡착시키는 단계와, 상기에서 흡착되지 않은 소스를 퍼지(purge)시키도록 일정 시간동안 불활성 가스를 주입시키는 단계와, 상기에서 흡착된 유기 금속 소스의 반응을 높이도록 가스와 함께 플라즈마를 주입시키는 단계와, 상기에서 흡착되지 않은 소스를 퍼지(purge)시키도록 일정 시간동안 불활성 가스를 주입시키는 단계와, 상기의 단계들을 반복적으로 실행하여 하부전극을 형성시키는 단계를 실행하도록 하고, 상기에서 흡착된 유기 금속 소스의 반응을 높이도록 가스와 함께 플라즈마를 주입시키는 단계에서, 상기 가스는 H2, N2 및 NH3 로 이용하여 실행하는 엠아이엠 캐패시터 형성방법
11 11
반도체 소자의 캐패시터를 형성하는 방법에 있어서, 실리콘을 원재료로 하는 반도체 소자의 기판에 원자층 증착방법을 이용하여 하부전극을 형성시키는 단계와, 상기 하부전극위에 원자층 증착방법을 이용하여 귀금속류의 금속을 형성하여 계면안정막을 형성시키는 단계와, 상기 계면안정막 상에 원자층 증착방법을 이용하여 유전물질로 이루어진 유전박막을 형성시키는 단계와, 상기 유전박막 상에 귀금속류의 금속을 형성하여 계면안정막을 형성시키는 단계와, 상기 계면안정막 상에 원자층 증착방법을 이용하여 상부전극을 형성시키는 단계와, 상기에서 원자층 증착방법을 연속적으로 사용하여 MIM 캐패시터를 형성시키는 단계를 실행하되,상기의 계면안정막을 형성시키는 단계에서, 상기의 계면안정막을 형성하기 위해 금속 리간드를 포함하는 유기 금속 소스를 사용하여 일정한 시간동안의 주입을 통해 표면에 흡착시키는 단계와, 상기에서 흡착되지 않은 소스를 퍼지(purge)시키도록 일정 시간동안 불활성 가스를 주입시키는 단계와, 상기에서 흡착된 유기 금속 소스의 반응을 높이도록 가스와 함께 플라즈마를 주입시키는 단계와, 상기에서 흡착되지 않은 소스를 퍼지(purge)시키도록 일정 시간동안 불활성 가스를 주입시키는 단계와, 상기의 단계들을 반복적으로 실행하여 계면안정막을 형성시키는 단계를 실행하도록 하고, 상기에서 흡착된 유기 금속 소스의 반응을 높이도록 가스와 함께 플라즈마를 주입시키는 단계에서, 상기 가스는 O2, N2 및 NH3 로 이용하여 실행하는 엠아이엠 캐패시터 형성방법
12 12
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.