| 1 |
1
외부의 시간 입력 펄스를 수신하고, 상기 수신된 외부펄스를 지연시켜 적어도 하나의 지연 펄스를 출력하는 지연부; 및 상기 적어도 하나의 지연 펄스와 상기 외부의 시간 입력 펄스를 수신하고, 상기 적어도 하나의 지연 펄스와 상기 시간 입력 펄스를 시간축 상에서 논리적으로 합산하여 펄스 트레인(Pulse train)을 출력하는 합산부를 포함하는 시간증폭기
|
| 2 |
2
제1항에 있어서, 상기 지연부는 캐스케이드(Cascade) 연결된 복수의 딜레이 셀들(Delay cells)을 포함하고,상기 합산부는 상기 딜레이 셀들 각각의 출력들과 상기 외부의 시간 입력 펄스(Pulse)를 수신하고 합산하여 상기 펄스 트레인을 출력하는 것을 특징으로 하는 시간증폭기
|
| 3 |
3
제2항에 있어서, 상기 지연부와 상기 합산부 사이에 연결되며 복수의 선택신호들에 응답하여 상기 딜레이 셀들 각각의 출력들을 선택적으로 상기 합산부에 제공하는 선택부; 및 상기 선택 신호들을 생성하는 제어부를 더 포함하는 것을 특징으로 하는 시간증폭기
|
| 4 |
4
외부의 시간 입력 펄스(Pulse)를 수신하고, 상기 수신된 외부펄스를 지연시켜 적어도 하나의 지연 펄스를 출력하는 지연부;상기 적어도 하나의 지연 펄스와 상기 외부의 시간 입력 펄스를 수신하고, 상기 적어도 하나의 지연 펄스와 상기 시간 입력 펄스를 시간축 상에서 논리적으로 합산하여 펄스 트레인(Pulse train)을 출력하는 합산부; 및상기 펄스 트레인을 수신하고, 상기 펄스 트레인의 펄스 폭(Pulse width)에 상응하는 디지털 데이터를 출력하는 연산부를 포함하는 시간-디지털 컨버터(TDC(Time to Digital Converter))
|
| 5 |
5
제4항에 있어서, 상기 지연부는 캐스케이드(Cascade) 연결된 복수의 딜레이 셀들(Delay cells)을 포함하고,상기 지연부와 상기 합산부 사이에 연결되며 복수의 선택신호들에 응답하여 상기 딜레이 셀들 각각의 출력들을 선택적으로 상기 합산부에 제공하는 선택부; 및 상기 선택 신호들을 생성하는 제어부를 더 포함하는 것을 특징으로 하는 시간-디지털 컨버터
|
| 6 |
6
외부 신호를 수신하여 상기 외부 신호의 크기를 시간축 상에 펄스 폭으로 변환하여 시간축 변환된 펄스(Pulse)를 출력하는 시간축 변환기;상기 시간축 변환된 펄스(Pulse)를 수신하고, 상기 시간축 변환된 펄스를 지연시켜 적어도 하나의 지연 펄스를 출력하는 지연부;상기 적어도 하나의 지연 펄스와 상기 시간축 변환된 펄스를 수신하고, 상기 적어도 하나의 지연 펄스와 시간 입력 펄스를 시간축 상에서 논리적으로 합산하여 펄스 트레인을 출력하는 합산부; 및상기 펄스 트레인을 수신하고 상기 펄스 트레인의 펄스 폭(Pulse width)에 상응하는 디지털 데이터를 출력하는 연산부를 포함하는 아날로그-디지털 변환기(ADC(Analog to Digital Converter))
|
| 7 |
7
외부 신호와 피드백 신호의 위상을 비교하여 상기 외부 신호와 상기 피드백 신호의 위상차이를 나타내는 위상 차 신호를 출력하는 위상 비교기;상기 위상 차 신호를 증폭하여 시간 증폭된 펄스 트레인을 출력하는 증폭기;상기 펄스 트레인을 수신하고 상기 펄스 트레인의 펄스 폭에 상응하는 전압을 출력하는 차지 펌프(Charge pump);상기 펄스 폭에 상응하는 전압을 로우 패스 필터링하는 로우 패스 필터(LPF(Low Pass Filter));상기 로우 패스 필터 출력에 응답하여 상기 피드백 신호를 출력하는 전압 제어 발진기를 포함하고,상기 증폭기는 상기 위상 차 신호를 수신하고 지연시켜 적어도 하나의 지연 펄스를 출력하는 지연부; 및상기 위상 차 신호의 크기에 상응하는 시간 입력 펄스 및 상기 시간 입력 펄스를 지연시킨 적어도 하나의 지연 펄스를 시간축 상에서 논리적으로 합산하여 상기 펄스 트레인을 출력하는 합산부를 포함하는 위상-고정 루프(PLL(Phase Locked Loop))회로
|
| 8 |
8
제7항에 있어서, 상기 지연부는 캐스케이드(Cascade) 연결된 복수의 딜레이 셀들(Delay cells)을 포함하고,상기 지연부와 상기 합산부 사이에 연결되며 복수의 선택신호들에 응답하여 상기 딜레이 셀들 각각의 출력들을 선택적으로 상기 합산부에 제공하는 선택부; 및상기 선택 신호들을 생성하는 제어부를 더 포함하는 것을 특징으로 하는 위상-고정 루프회로
|
| 9 |
9
외부의 시간 입력 펄스(Pulse)를 수신하고 지연시켜 적어도 하나의 지연 펄스(Pulse)를 제공하는 단계; 및상기 지연 펄스와 상기 외부의 시간 입력 펄스를 시간축 상에서 논리적으로 합산하여 펄스 트레인으로 출력하는 단계를 포함하는 시간 증폭 방법
|
| 10 |
10
제9항에 있어서, 상기 지연 펄스는 캐스케이드(Cascade) 연결된 복수의 딜레이 셀들을 이용하여 제공되고,상기 펄스 트레인은 상기 지연 펄스와 상기 외부의 시간 입력 펄스를 시간축 상에서 논리적으로 합산하는 합산부에 의하여 제공되는 것을 특징으로 하는 시간 증폭 방법
|
| 11 |
11
제10항에 있어서, 상기 복수의 딜레이 셀들 각각의 출력을 선택적으로 상기 합산부에 제공하는 단계를 더 포함하는 것을 특징으로 하는 시간 증폭 방법
|
| 12 |
12
제11항에 있어서, 상기 복수의 딜레이 셀들 각각의 출력은 선택 신호 들에 응답하여 상기 합산부에 선택적으로 제공되는 것을 특징으로 하는 시간 증폭 방법
|
| 13 |
13
외부의 시간 입력 펄스(Pulse)를 수신하고 지연시켜 적어도 하나의 지연 펄스를 제공하는 단계;상기 지연 펄스와 상기 외부의 시간 입력 펄스를 시간축 상에서 논리적으로 합산하여 펄스 트레인으로 출력하는 단계; 및상기 펄스 트레인의 펄스 폭(Pulse width)에 상응하는 디지털 데이터를 출력하는 단계를 포함하는 시간-디지털 변환방법
|
| 14 |
14
제13항에 있어서, 상기 적어도 하나의 지연 펄스는 캐스케이드(Cascade) 연결된 복수의 딜레이 셀들을 이용하여 제공되고,상기 펄스 트레인은 상기 지연 펄스와 상기 외부의 시간 입력 펄스를 시간축 상에서 논리적으로 합산하는 합산부에 의하여 제공되는 것을 특징으로 하는 시간-디지털 변환방법
|
| 15 |
15
제14항에 있어서, 상기 복수의 딜레이 셀들 각각의 출력을 선택적으로 상기 합산부에 제공하는 단계를 더 포함하는 것을 특징으로 하는 시간-디지털 변환방법
|
| 16 |
16
외부 신호와 피드백 신호의 위상을 비교하여 상기 외부 신호와 상기 피드백 신호의 위상차이를 나타내는 위상 차 신호를 출력하는 단계; 상기 위상 차 신호의 크기에 상응하는 시간 입력 펄스 및 상기 시간 입력 펄스를 지연시킨 적어도 하나의 지연 펄스를 시간축 상에서 논리적으로 합산하여 펄스 트레인을 출력하는 단계;상기 펄스 트레인을 수신하고 상기 펄스 트레인의 펄스 폭에 상응하는 전압을 출력하는 단계;상기 펄스 폭에 상응하는 전압을 로우 패스 필터링한 신호를 출력하는 단계; 및상기 로우 패스 필터링한 신호에 응답하여 상기 피드백 신호를 출력하는 단계를 포함하는 위상 고정 방법
|
| 17 |
17
제16항에 있어서, 상기 시간 증폭된 펄스 트레인을 출력하는 단계는 증폭 범위를 조절하는 단계를 더 포함하는 것을 특징으로 하는 위상 고정 방법
|
