맞춤기술찾기
이전대상기술
독립적 및 대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법
- 기술번호 : KST2015118056
- 담당센터 : 대전기술혁신센터
- 전화번호 : 042-610-2279
| 요약 | 본 발명은 대칭적인 이중 게이트 구조를 가지는 전자-정공 이중층 터널 전계효과 트랜지스터 및 상기 트랜지스터의 제조방법에 관한 것으로,이중 게이트 p-i-n구조 및 밴드간 터널링을 이용한 것으로서 문턱전압 이하에서의 기울기의 개선과 동작 전류의 증가를 가져올 수 있고, 대칭구조의 게이트를 제안함으로써 실제 구현가능한 대칭적인 이중 게이트 구조를 가지는 전자-정공 이중층 터널 전계효과 트랜지스터 및 상기 트랜지스터의 제조방법에 관한 것이다. |
|---|---|
| Int. CL | H01L 29/78 (2006.01) H01L 21/336 (2006.01) |
| CPC | H01L 29/7855(2013.01) H01L 29/7855(2013.01) |
| 출원번호/일자 | 1020120143844 (2012.12.11) |
| 출원인 | 한국과학기술원 |
| 등록번호/일자 | 10-1402697-0000 (2014.05.27) |
| 공개번호/일자 | |
| 공고번호/일자 | (20140603) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 소멸 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | 신규 |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2012.12.11) |
| 심사청구항수 | 10 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 한국과학기술원 | 대한민국 | 대전광역시 유성구 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 이석희 | 대한민국 | 대전 서구 |
| 2 | 김태균 | 대한민국 | 대전 유성구 |
| 3 | 문정민 | 대한민국 | 서울 동대문구 |
| 4 | 정우진 | 대한민국 | 서울 서대문구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 한상수 | 대한민국 | 서울시 서초구 효령로**길 ** *층 (브릿지웰빌딩)(에이치앤피국제특허법률사무소) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 한국과학기술원 | 대전광역시 유성구 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2012.12.11 | 수리 (Accepted) | 1-1-2012-1030202-05 |
| 2 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2012.12.21 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2012-1063541-29 |
| 3 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2013.02.01 | 수리 (Accepted) | 4-1-2013-5019983-17 |
| 4 | 선행기술조사의뢰서 Request for Prior Art Search |
2013.10.07 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 5 | 선행기술조사보고서 Report of Prior Art Search |
2013.11.14 | 수리 (Accepted) | 9-1-2013-0096569-23 |
| 6 | 의견제출통지서 Notification of reason for refusal |
2013.11.26 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0820444-57 |
| 7 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2014.01.02 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2014-0002104-73 |
| 8 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2014.01.02 | 수리 (Accepted) | 1-1-2014-0002120-04 |
| 9 | [지정기간단축]기간연장(단축, 경과구제)신청서 [Reduction of Designated Period] Request for Extension of Period (Reduction, Expiry Reconsideration) |
2014.01.02 | 수리 (Accepted) | 1-1-2014-0002204-30 |
| 10 | 최후의견제출통지서 Notification of reason for final refusal |
2014.02.18 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0117013-26 |
| 11 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2014.04.18 | 보정승인 (Acceptance of amendment) | 1-1-2014-0373714-15 |
| 12 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2014.04.18 | 수리 (Accepted) | 1-1-2014-0373709-86 |
| 13 | 등록결정서 Decision to grant |
2014.05.27 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0362345-59 |
| 14 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5158129-58 |
| 15 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5157993-01 |
| 16 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5157968-69 |
| 17 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.04.24 | 수리 (Accepted) | 4-1-2019-5081392-49 |
| 18 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.05.15 | 수리 (Accepted) | 4-1-2020-5108396-12 |
| 19 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.06.12 | 수리 (Accepted) | 4-1-2020-5131486-63 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계효과 트랜지스터의 제조방법에 있어서,(i) 기판을 준비하는 단계;(ii) 하부 산화물층을 증착하는 단계;(iii) Si층을 증착하는 단계;(iv) 포토리소그라피(Photolithography) 공정을 이용하여 상방으로 돌출된 실리콘 핀(Si-fin)을 형성하는 단계;(v) 상기 실리콘 핀(Si-fin)의 표면을 산화시켜 게이트 산화물층을 형성하는 단계;(vi) 상기 실리콘 핀(Si-fin)의 게이트 영역에 게이트 전극을 증착하는 단계;(vii) 상기 실리콘 핀(Si-fin)에서 소스 영역과 드레인 영역이 형성되는 부위의 게이트 산화물층을 제거하는 단계;(viii) 소스 마스크를 이용하여 소스 영역에 P형 불순물을 주입하는 단계;(ix) 드레인 마스크를 이용하여 드레인 영역에 N형 불순물을 주입하는 단계;(x) 이중 게이트가 형성되도록, 상기 실리콘 핀(Si-fin) 위에 형성된 게이트 전극 및 게이트 산화물층을 기판에 수평인 절단면에 의해 제거하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계효과 트랜지스터의 제조방법 |
| 2 |
2 제 1항에 있어서,상기 (i)단계의 기판은 Si 기판, Si-Ge 기판, Ⅲ-Ⅴ족 화합물 반도체 기판 중 어느 하나로 이루어진 것을 특징으로 하는 대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계효과 트랜지스터의 제조방법 |
| 3 |
3 제 1항에 있어서,상기 (v) 단계의 게이트 산화물층은,SiO2, Si3N4, Al2O3, HfO2 그리고 ZrO2 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계효과 트랜지스터의 제조방법 |
| 4 |
4 제 1항에 있어서,상기 (vi) 단계에서 게이트 전극의 재질은 불순물이 주입된 폴리실리콘 또는 금속물질 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계효과 트랜지스터의 제조방법 |
| 5 |
5 제 4항에 있어서,상기 금속물질은 몰리브덴(Mo), 니켈(Ni), 백금(Pt), 산화 루테늄(RuO2), 티타늄(Ti), 질화티타늄(TiN), 탄탈룸(Ta), 질화탄탈룸(TaN) 중 적어도 어느 하나를 포함하여 이루어지는 것을 특징으로 하는 대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계효과 트랜지스터의 제조방법 |
| 6 |
6 제 4항에 있어서,상기 불순물은 비소(As), 인(P), 비스무스(Bi), 안티몬(Sb) 중 적어도 어느 하나를 포함하여 구성되는 것을 특징으로 하는 대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계효과 트랜지스터의 제조방법 |
| 7 |
7 제 1항에 있어서,상기 (vii) 단계의 게이트 산화물층의 제거는 HF를 이용하여 습식식각하는 공정으로 이루어지는 것을 특징으로 하는대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계효과 트랜지스터의 제조방법 |
| 8 |
8 제 1항에 있어서,상기 (viii) 단계의 P형 불순물은 알루미늄(Al), 붕소(B), 인듐(In), 갈륨(Ga) 중 적어도 어느 하나를 포함하고,주입량은 1X1018 atom/cm3 ~ 5X1020 atom/cm3인 것을 특징으로 하는 대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계효과 트랜지스터의 제조방법 |
| 9 |
9 제 1항에 있어서,상기 (ix) 단계의 N형 불순물은 비소(As), 인(P), 비스무스(Bi), 안티몬(Sb) 중 적어도 어느 하나를 포함하고,주입량은 1X1018 atom/cm3 ~ 5X1020 atom/cm3인 것을 특징으로 하는 대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계효과 트랜지스터의 제조방법 |
| 10 |
10 제 1항에 있어서,상기 (x) 단계의 게이트 전극 및 게이트 산화물층의 제거는 CMP(Chemical Mechanical Polishing) 공정을 포함하여 이루어지는 것을 특징으로 하는 대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계효과 트랜지스터의 제조방법 |
| 11 |
11 삭제 |
| 12 |
12 삭제 |
| 13 |
13 삭제 |
| 14 |
14 삭제 |
| 15 |
15 삭제 |
| 16 |
16 삭제 |
| 17 |
17 삭제 |
| 18 |
18 삭제 |
| 지정국 정보가 없습니다 |
|---|
| 패밀리정보가 없습니다 |
|---|
| 순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
|---|---|---|---|---|
| 1 | 지식경제부 | 삼성전자 | 지식경제 기술혁신사업 [산업융합원천기술개발사업] | 22nm급 이하 파운드리 소자 및 PDK 기술 개발 |
| 공개전문 정보가 없습니다 |
|---|
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-1402697-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20121211 출원 번호 : 1020120143844 공고 연월일 : 20140603 공고 번호 : 특허결정(심결)연월일 : 20140527 청구범위의 항수 : 10 유별 : H01L 21/336 발명의 명칭 : 독립적 및 대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법 존속기간(예정)만료일 : 20180528 |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 한국과학기술원 대전광역시 유성구... |
등록료란
| 제 1 - 3 년분 | 금 액 | 217,500 원 | 2014년 05월 27일 | 납입 |
| 제 4 년분 | 금 액 | 182,000 원 | 2017년 04월 28일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 | 2012.12.11 | 수리 (Accepted) | 1-1-2012-1030202-05 |
| 2 | [명세서등 보정]보정서 | 2012.12.21 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2012-1063541-29 |
| 3 | 출원인정보변경(경정)신고서 | 2013.02.01 | 수리 (Accepted) | 4-1-2013-5019983-17 |
| 4 | 선행기술조사의뢰서 | 2013.10.07 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 5 | 선행기술조사보고서 | 2013.11.14 | 수리 (Accepted) | 9-1-2013-0096569-23 |
| 6 | 의견제출통지서 | 2013.11.26 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0820444-57 |
| 7 | [명세서등 보정]보정서 | 2014.01.02 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2014-0002104-73 |
| 8 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2014.01.02 | 수리 (Accepted) | 1-1-2014-0002120-04 |
| 9 | [지정기간단축]기간연장(단축, 경과구제)신청서 | 2014.01.02 | 수리 (Accepted) | 1-1-2014-0002204-30 |
| 10 | 최후의견제출통지서 | 2014.02.18 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0117013-26 |
| 11 | [명세서등 보정]보정서 | 2014.04.18 | 보정승인 (Acceptance of amendment) | 1-1-2014-0373714-15 |
| 12 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2014.04.18 | 수리 (Accepted) | 1-1-2014-0373709-86 |
| 13 | 등록결정서 | 2014.05.27 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0362345-59 |
| 14 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5158129-58 |
| 15 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5157993-01 |
| 16 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5157968-69 |
| 17 | 출원인정보변경(경정)신고서 | 2019.04.24 | 수리 (Accepted) | 4-1-2019-5081392-49 |
| 18 | 출원인정보변경(경정)신고서 | 2020.05.15 | 수리 (Accepted) | 4-1-2020-5108396-12 |
| 19 | 출원인정보변경(경정)신고서 | 2020.06.12 | 수리 (Accepted) | 4-1-2020-5131486-63 |
| 기술정보가 없습니다 |
|---|
| 과제고유번호 | 1415122111 |
|---|---|
| 세부과제번호 | 10039174 |
| 연구과제명 | 22nm급 이하 파운드리 소자 및 PDK 기술 개발 |
| 성과구분 | 출원 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 한국산업기술평가관리원 |
| 연구주관기관명 | 삼성전자(주) |
| 성과제출연도 | 2012 |
| 연구기간 | 201105~201602 |
| 기여율 | 1 |
| 연구개발단계명 | 개발연구 |
| 6T분류명 | NT(나노기술) |
특허성과
| [1020130017413] | 터널링 전계효과 트랜지스터를 이용한 비휘발성 메모리 소자 및 그 제조방법 | 새창보기 |
|---|---|---|
| [1020130000434] | 수직 구조를 갖는 독립적 및 대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법 | 새창보기 |
| [1020130000433] | 독립적으로 구동이 가능하고 다른 일함수를 가지는 이중 게이트 구조를 포함하는 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법 | 새창보기 |
| [1020120156583] | 멀티플 차지 펌프를 사용하는 허쉬-키스 변조 확산 대역 클록 발생기 | 새창보기 |
| [1020120143844] | 독립적 및 대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법 | 새창보기 |
| [1020120142808] | Ultra-Thin Fin 구조와 그 형성 방법 및 Ultra-Thin FinFET과 그 제조 방법. | 새창보기 |
| [1020120095601] | 정적 램의 수율 추정 방법 및 정적 램의 수율 추정 장치 | 새창보기 |
| [1020120018995] | 핀 전계 효과 트랜지스터 소자 및 그 제조 방법 | 새창보기 |
중요키워드
| [KST2015117076][한국과학기술원] | 수직형 트랜지스터 소자 | 새창보기 |
|---|---|---|
| [KST2015111493][한국과학기술원] | 나노결정을 이용한 비휘발성 기억소자 형성방법 | 새창보기 |
| [KST2015118986][한국과학기술원] | 금속 절연체 전이를 이용한 트랜지스터 및 이를 제조하는 방법 | 새창보기 |
| [KST2015115411][한국과학기술원] | 복층의 게이트 절연층을 구비한 그래핀 전자 소자 | 새창보기 |
| [KST2015117722][한국과학기술원] | 수직 트랜지스터 소오스(또는 드레인)와 벌크 영역 내의 트랩 전하를 완전히 제거하기 위한 방법 | 새창보기 |
| [KST2015113263][한국과학기술원] | 수직 트랜지스터의 자기 정렬 컨택 형성방법 및 컨택홀을 포함하는 수직 트랜지스터 | 새창보기 |
| [KST2015117237][한국과학기술원] | 융기된 소스/드레인 구조를 갖는 모스 트랜지스터 및 이의제조 방법 | 새창보기 |
| [KST2015119399][한국과학기술원] | Ultra-Thin FinFET 제조 방법 및 이를 이용하여 제조된 Ultra-Thin FinFET. | 새창보기 |
| [KST2015114266][한국과학기술원] | 박막 트랜지스터 및 이의 제조 방법 | 새창보기 |
| [KST2015112353][한국과학기술원] | 쇼트키―장벽 트랜지스터의 제조 방법 | 새창보기 |
| [KST2019024102][한국과학기술원] | 수직 집적 다층 전면-게이트 나노선 채널 기반의 디램 및 플래쉬 메모리의 선택적 동작이 가능한 융합 메모리 및 그 제작 방법 | 새창보기 |
| [KST2015116751][한국과학기술원] | 금속 산화물 반도체 전계효과 트랜지스터 및 그 제조 방법 | 새창보기 |
| [KST2014047126][한국과학기술원] | 레이저를 이용한 반도체 소자 제조방법, 이에 의햐여 제조된 그래핀 반도체 및 그래핀 트랜지스터 | 새창보기 |
| [KST2015118327][한국과학기술원] | 실리콘 핀과 바디가 채널로 형성된 전계 효과트랜지스터의 제작 방법 및 그 구조 | 새창보기 |
| [KST2015114843][한국과학기술원] | 반도체 필라의 제조방법 및 반도체 필라가 구비된 전계효과트랜지스터 | 새창보기 |
| [KST2014065445][한국과학기술원] | 에스오엔 모스 전계 효과 트랜지스터 및 그 제조 방법 | 새창보기 |
| [KST2015112280][한국과학기술원] | 실리콘 채널 전면에 게이트가 형성된 3차원 전계 효과트랜지스터 제작 방법 및 그 구조 | 새창보기 |
| [KST2015116713][한국과학기술원] | 전계효과 트랜지스터 및 그 제조방법 | 새창보기 |
| [KST2015114447][한국과학기술원] | 수직 구조를 갖는 독립적 및 대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법 | 새창보기 |
| [KST2015112314][한국과학기술원] | 분자소자와 바이오 센서를 위한 나노갭 또는 나노 전계효과 트랜지스터 제작방법 | 새창보기 |
| [KST2022017541][한국과학기술원] | 양극 접합이 삽입된 게이트 메모리 소자 및 그 제조 방법 | 새창보기 |
| [KST2015112588][한국과학기술원] | 고전력을 위한 내부전계전극을 갖는 갈륨나이트라이드기반의 고전자 이동도 트랜지스터 구조 | 새창보기 |
| [KST2015112276][한국과학기술원] | 둥근 실리콘 나노와이어를 이용한 다중 게이트 전계효과트랜지스터 제조 방법 및 그 구조 | 새창보기 |
| [KST2015117246][한국과학기술원] | 이층 구조로 된 핀 전계 효과 트랜지스터 및 씨모스인버터의 형성 방법 및 그 구조 | 새창보기 |
| [KST2015115362][한국과학기술원] | 비공유 기능화된 탄소나노튜브 및 그의 제조 방법, 상기 비공유 기능화된 탄소나노튜브를 이용한 복합체 및 상기 복합체를 이용한 유기박막트랜지스터 | 새창보기 |
| [KST2015115358][한국과학기술원] | 패턴 형성방법 및 이를 적용한 투명전극, 터치스크린, 태양전지, 마이크로 히터, 투명 박막 트랜지스터, 플렉서블 디스플레이 패널, 플렉서블 태양전지, 전자책, 박막 트랜지스터, 전자파 차폐시트, 플렉서블 인쇄회로기판 | 새창보기 |
| [KST2022020898][한국과학기술원] | 전기적 부유 상태를 이용한 벌크 실리콘 기판 상의 난수 발생기 | 새창보기 |
| [KST2022017545][한국과학기술원] | 3차원 게이트 올 어라운드 구조의 수평형 및 수직형 나노시트 채널을 갖는 전계효과 트랜지스터 및 그 제조방법 | 새창보기 |
| [KST2015115211][한국과학기술원] | 물리 공극을 갖는 그래핀 소자 | 새창보기 |
| [KST2015119312][한국과학기술원] | 독립적으로 구동이 가능하고 다른 일함수를 가지는 이중 게이트 구조를 포함하는 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법 | 새창보기 |
| 심판사항 정보가 없습니다 |
|---|