맞춤기술찾기

이전대상기술

쇼트키―장벽 트랜지스터의 제조 방법

  • 기술번호 : KST2015112353
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 전계 효과 트랜지스터 제작 방법에 관한 것으로, 더욱 상세하게는 소오스/드레인 영역에 금속 실리사이드를 사용한 트랜지스터에 인장 실리콘 공정기술을 적용한 쇼트키-장벽 소스 및 드레인을 갖는 전계 효과 트랜지스터 제작 방법에 관한 것이다.본 발명에 따른 인장 실리콘 기술을 이용한 쇼트키-장벽 트랜지스터의 제작 방법은 쇼트키 장벽 트랜지스터 반도체의 제조방법에 있어서, 실리콘 게르마늄 변형 반도체 기판상에 게이트 절연막, 게이트 전극, 게이트 전극의 측면에 절연성 스페이서를 형성하고, 게이트 패턴 및 스페이서를 이온 주입 마스크로 반도체 기판 내에 불순물을 주입하여 소오스/드레인 영역을 형성하는 단계; 기판 전면에 금속막을 증착하는 단계; 기판 전면을 열처리하여 금속 실리사이드를 형성하는 단계; 및 실리사이드를 형성하고 남은 금속막을 선택적으로 제거하는 단계를 포함하는 것을 특징으로 이루어진다.실리사이드(Salicide), 인장 실리콘(Strained Silicon), 쇼트키-장벽 트랜지스터(Schottky-Barrier Transistor), 핀 구조 전계 트랜지스터(FinFET), 단 채널 효과 (Short Channel Effects), 3차원 트랜지스터, 구동 전류(Drive Current)
Int. CL H01L 21/336 (2006.01)
CPC H01L 29/47(2013.01) H01L 29/47(2013.01) H01L 29/47(2013.01) H01L 29/47(2013.01)
출원번호/일자 1020050059071 (2005.07.01)
출원인 한국과학기술원
등록번호/일자 10-0733605-0000 (2007.06.22)
공개번호/일자 10-2007-0003254 (2007.01.05) 문서열기
공고번호/일자 (20070628) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2005.07.01)
심사청구항수 17

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 최양규 대한민국 대전광역시 유성구
2 한진우 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김성호 대한민국 서울특별시 강남구 도곡로 *** (역삼동,미진빌딩 *층)(KNP 특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2005.07.01 수리 (Accepted) 1-1-2005-0357576-13
2 선행기술조사의뢰서
Request for Prior Art Search
2006.06.14 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2006.07.12 수리 (Accepted) 9-1-2006-0047754-05
4 의견제출통지서
Notification of reason for refusal
2006.07.18 발송처리완료 (Completion of Transmission) 9-5-2006-0408995-07
5 대리인사임신고서
Notification of resignation of agent
2006.09.18 수리 (Accepted) 1-1-2006-0670604-58
6 지정기간연장신청서
Request for Extension of Designated Period
2006.09.18 수리 (Accepted) 1-1-2006-0670585-78
7 지정기간연장신청서
Request for Extension of Designated Period
2006.10.17 수리 (Accepted) 1-1-2006-0748285-37
8 지정기간연장신청서
Request for Extension of Designated Period
2006.11.20 수리 (Accepted) 1-1-2006-0847348-60
9 지정기간연장신청서
Request for Extension of Designated Period
2006.12.18 수리 (Accepted) 1-1-2006-0934004-99
10 지정기간연장신청서
Request for Extension of Designated Period
2007.01.16 수리 (Accepted) 1-1-2007-0043599-12
11 지정기간연장신청서
Request for Extension of Designated Period
2007.02.20 수리 (Accepted) 1-1-2007-0149564-77
12 지정기간연장신청서
Request for Extension of Designated Period
2007.03.19 수리 (Accepted) 1-1-2007-0218207-90
13 지정기간연장신청서
Request for Extension of Designated Period
2007.04.16 수리 (Accepted) 1-1-2007-0286457-14
14 의견서
Written Opinion
2007.05.07 수리 (Accepted) 1-1-2007-0338753-88
15 명세서등보정서
Amendment to Description, etc.
2007.05.07 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2007-0338870-11
16 등록결정서
Decision to grant
2007.06.21 발송처리완료 (Completion of Transmission) 9-5-2007-0337936-15
17 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
18 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
19 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
20 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
21 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
22 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
23 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
쇼트키 장벽 트랜지스터 반도체의 제조방법에 있어서,(a) 실리콘 게르마늄 변형 반도체 기판상에 게이트 절연막, 게이트 전극, 게이트 전극의 측면에 절연성 스페이서를 형성하고, 게이트 패턴 및 스페이서를 이온 주입 마스크로 반도체 기판 내에 불순물을 주입하여 소오스/드레인 영역을 형성하는 단계;(b) 상기 기판 전면에 금속막을 증착하는 단계;(c) 상기 기판 전면을 열처리하여 금속 실리사이드를 형성하는 단계; 및(d) 실리사이드를 형성하고 남은 금속막을 선택적으로 제거하는 단계;를 포함하는, 인장 실리콘 기술을 이용한 쇼트키-장벽 트랜지스터 제작 방법
2 2
제1항에 있어서,상기 게이트 절연막은 유전 상수가 4
3 3
제1항에 있어서,상기 게이트는 고농도로 도핑 된 다결정 폴리 실리콘 또는 금속인, 인장 실리콘 기술을 이용한 쇼트키-장벽 트랜지스터 제작 방법
4 4
제1항에 있어서,상기 스페이서는 산화막인, 인장 실리콘 기술을 이용한 쇼트키-장벽 트랜지스터 제작 방법
5 5
제1항에 있어서,상기 소오스/드레인은 코발트 실리사이드, 니켈 실리사이드 또는 타이타늄 실리사이드 중 어느 하나로 이루어지는, 인장 실리콘 기술을 이용한 쇼트키-장벽 트랜지스터 제작 방법
6 6
쇼트키 장벽 트랜지스터 반도체의 제조방법에 있어서,(a) 반도체 기판상에 게이트 절연막, 게이트 전극, 게이트 전극의 측면에 절연성 스페이서를 형성하고, 게이트 패턴 및 스페이서를 이온 주입 마스크로 반도체 기판 내에 불순물을 주입하여 소오스/드레인 영역을 형성하는 단계;(b) 상기 기판 전면에 금속막을 증착하는 단계;(c) 상기 기판 전면을 열처리하여 금속 실리사이드를 형성하는 단계; 및(d) 실리사이드를 형성하고 남은 금속막을 선택적으로 제거하는 단계; 및(e) 상기 소오스/드레인 영역을 실리콘 게르마늄으로 인장력을 가하기 위하여 선택적 에피택셜 성장하는 단계;를 포함하는, 인장 실리콘 기술을 이용한 쇼트키-장벽 트랜지스터 제작 방법
7 7
제6항에 있어서,상기 반도체 기판은 실리콘, 실리콘 게르마늄 또는 절연층 매몰 실리콘(SOI)중 어느 하나인, 인장 실리콘 기술을 이용한 쇼트키-장벽 트랜지스터 제작 방법
8 8
제6항에 있어서,상기 게이트 절연막은 유전 상수가 4
9 9
제6항에 있어서,상기 게이트는 고농도로 도핑 된 다결정 폴리 실리콘 또는 금속인, 인장 실리콘 기술을 이용한 쇼트키-장벽 트랜지스터 제작 방법
10 10
제6항에 있어서,상기 스페이서는 산화막인, 인장 실리콘 기술을 이용한 쇼트키-장벽 트랜지스터 제작 방법
11 11
제6항에 있어서,상기 소오스/드레인은 코발트 실리사이드, 니켈 실리사이드 또는 타이타늄 실리사이드 중 어느 하나로 이루어지는, 인장 실리콘 기술을 이용한 쇼트키-장벽 트랜지스터 제작 방법
12 12
쇼트키 장벽 트랜지스터 반도체의 제조방법에 있어서,(a) 상기 반도체 기판상에 게이트 절연막, 게이트 전극, 게이트 전극의 측면에 절연성 스페이서를 형성하고, 게이트 패턴 및 스페이서를 이온 주입 마스크로 반도체 기판 내에 불순물을 주입하여 소오스/드레인 영역을 형성하는 단계;(b) 상기 기판 전면에 금속막을 증착하는 단계;(c) 상기 기판 전면을 열처리하여 금속 실리사이드를 형성하는 단계;(d) 실리사이드를 형성하고 남은 금속막을 선택적으로 제거하는 단계; 및(e) 실리콘 나이트라이드(SiN) 캡층을 형성하는 단계;를 포함하는, 인장 실리콘 기술을 이용한 쇼트키-장벽 트랜지스터 제작 방법
13 13
제12항에 있어서,상기 반도체 기판은 실리콘, 실리콘 게르마늄 또는 절연층 매몰 실리콘(SOI) 중 어느 하나인, 인장 실리콘 기술을 이용한 쇼트키-장벽 트랜지스터 제작 방법
14 14
제12항에 있어서,상기 게이트 절연막은 유전 상수가 4
15 15
제12항에 있어서,상기 게이트는 고농도로 도핑 된 다결정 폴리 실리콘 또는 금속인, 인장 실리콘 기술을 이용한 쇼트키-장벽 트랜지스터 제작 방법
16 16
제12항에 있어서,상기 스페이서는 산화막인, 인장 실리콘 기술을 이용한 쇼트키-장벽 트랜지스터 제작 방법
17 17
제12항에 있어서,상기 소오스/드레인은 코발트 실리사이드, 니켈 실리사이드 또는 타이타늄 실리사이드 중 어느 하나로 이루어지는, 인장 실리콘 기술을 이용한 쇼트키-장벽 트랜지스터 제작 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.