1 |
1
삭제
|
2 |
2
삭제
|
3 |
3
삭제
|
4 |
4
UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법에 있어서, (i) Si 기판을 준비하는 단계;(ii) 상기 Si 기판 위에 SiGe 층을 형성하는 단계;(iii) 상기 SiGe 층 상에 하드 마스크(hard mask)를 패터닝(Patterning)하여 Si-Fin 부위에만 위치시키는 단계;(iv) 식각 공정을 통해 Si-Fin을 형성하는 단계;(v) 상기 Si-Fin의 양 측면과 SiGe 층의 양 측면에 에피택시(epitaxy)법으로 Si층을 성장시키는 단계;(vi) Si-UTFin이 형성될 상기 Si 층에 불순물을 제 1 차 도핑하여 제 1 불순물 영역을 형성하는 단계;(vii) 상기 하드 마스크(hard mask)를 제거하는 단계;(viii) 상기 Si-Fin 형성 시 식각된 부분에 제 1 차로 옥사이드(oxide)를 증착하고 상기 제 1 차 증착 옥사이드(oxide)의 표면을 균일하게 한 후, 원하는 높이가 형성되도록 제 1 차 증착 옥사이드(oxide)를 식각하는 단계;(ix) 상기 SiGe 층을 식각하여 상기 Si-Fin의 양 측면에 두 개의 Si-UTFin(Ultra-Thin Fin)을 형성하는 단계;(x) 상기 두 개의 Si-UTFin 사이에 유전체를 충진하여 중간유전층을 형성하는 단계;(xi) 식각 공정을 통해 상기 두 개의 Si-UTFin 사이의 중간유전층은 남기고 상기 두 개의 Si-UTFin 외벽의 중간유전층 제거하는 단계;(xii) 상기 두 개의 Si-UTFin 외벽과 상기 중간유전층 상에 제 2 차로 옥사이드(oxide)를 증착하고 상기 제 2 차 증착 옥사이드(oxide)의 표면을 균일하게 하는 단계;(xiii) 게이트 스택(gate stack) 전극을 증착하는 단계;(xix) 상기 Si-UTFin의 좌우에 불순물을 제 2 차, 제 3 차 도핑하여, 제 2 및 제 3 불순물 영역인 소스(source) 및 드레인(drain) 영역을 형성하는 단계;를 포함하는 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
|
5 |
5
청구항 4에 있어서, 상기 (ii) 단계에서, 상기 SiGe 층은 에피택시(epitaxy)법을 이용하여 20nm 내지 1000nm의 두께로 형성하며, SiGe의 Ge의 함량은 총 중량 대비 10 중량% 내지 50 중량% 인 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
|
6 |
6
청구항 4에 있어서, 상기 (iii) 단계에서, 상기 하드 마스크(hard mask)는 산화물, SiO2, Al2O3, HfO2, Si3N4, PR(photoresist) 중 적어도 어느 하나 이상 포함하는 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
|
7 |
7
청구항 4에 있어서, 상기 (iv) 단계의 상기 Si-Fin의 두께는 10nm 내지 1,000nm, 높이는 100nm 내지 1,000nm 인 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
|
8 |
8
청구항 4에 있어서, 상기 (v) 단계의 상기 에피택시(epitaxy)법은 CVD(chemical vapor deposition) 방식 중 Thermal CVD, LPCVD, UHV-CVD, PECVD, ICP CVD, ECR-plasma CVD, HDP CVD, MOCVD, MOVPE, Photo CVD, Laser CVD 또는, 분자빔(molecular beam)을 이용한 PVD(physical vapor deposition)인 MBE(molecular beam epitaxy), ALD, PEALD 중의 적어도 어느 하나 이상의 방법을 이용하여 이루어지고, 상기 증착 방식에 따라, 가스(gas) 소스는 SiH4, SiH2, Si2H6, SiCl4, SiCl2, SiH2Cl2, GeH4, GeH2, B2H6, P2H4, PH3, H2 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
|
9 |
9
청구항 4에 있어서,상기 (viii) 단계에서, 상기 제 1 차 증착 옥사이드(oxide)의 상기 원하는 높이는 상기 Si-UTFin의 하부와 같거나 높게 형성되는 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
|
10 |
10
청구항 4에 있어서, 상기 (ix) 단계에서, NH4OH, H2O2 및 H2O의 혼합액인 APM(Ammonium hydroxide-hydrogen peroxide mixture), HNO3, HF, CH3COOH의 혼합액, H2O2, HF, CH3COOH의 혼합액 중 적어도 어느 하나 이상 이용하여 SiGe 층을 식각하는 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
|
11 |
11
청구항 4에 있어서, 상기 (ix) 단계에서, 형성된 Si-UTFin는 두께는 20 nm 이하인 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
|
12 |
12
청구항 4에 있어서, 상기 (x) 단계에서, 상기 중간유전층은 상기 Si-Fin 두께의 40% 내지 60% 인, 4nm 내지 600nm로의 두께이고, SiO2, HfO2 중 적어도 어느 하나 이상을 포함하는 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
|
13 |
13
청구항 4에 있어서, 상기 (viii) 및 (xii) 단계의 상기 제 1 차 및 제 2차 증착 옥사이드(oxide)의 표면 균일화는 CMP(chemical mechanical planarization)를 포함하여 이루어지는 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
|
14 |
14
청구항 4에 있어서, 상기 (xiii)상기 게이트 스택(gate stack) 전극은 MoN, TaN, WN, TiN, W, Mo, Ta, Ti, Nb, Ni, Pt, n+/p+ doped poly-Si 중 적어도 어느 하나 이상 포함하는 것을 특징으로 하는 UTFinFET (Ultra-Thin Fin Field Effect Transistor)의 제조 방법
|
15 |
15
청구항 4에 있어서, 상기 (vi) 및 (xix) 단계에서, 상기 제 1 차, 제 2 차 및 제 3 차 불순물은 1015 개/㎤ 내지 1020개/㎤의 농도이며, 제 1 차 불순물의 농도가 제 2 및 제 3 차 불순물 농도 보다 작은 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
|
16 |
16
청구항 4에 있어서, 상기 (vi) 및 (xix) 단계에서, 상기 제 1 차, 제 2 차 및 제 3 차 불순물은 As, P, B 중에서 적어도 어느 하나 이상을 포함할 수 있으며, 상기 도핑은 이온 주입(ion implantation)방법 또는 에피택시(epitaxy) 과정 중 불순물을 동시에 주입하는 방법 중 적어도 어느 하나의 방법을 이용하여 이루어는 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
|
17 |
17
청구항 4 내지 16의 중의 어느 하나의 방법으로 제조되고, Si 기판, 상기 Si 기판상에 수직으로 돌출되어 형성된 Si-Fin, 상기 Si-Fin 양측에 수직으로 돌출되어 형성된 두 개의 Si-UTFin(Ultra-Thin Fin), 상기 Si-UTFin 사이를 충진하여 형성되는 중간유전층, 상기 중간유전층과 Si-UTFin 상부에 형성되는 옥사이드(oxide), 상기 옥사이드(oxide) 상에 형성된 게이트 스택(gate stack) 전극을 포함하는 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)
|