맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

Ultra-Thin FinFET 제조 방법 및 이를 이용하여 제조된 Ultra-Thin FinFET.

  • 기술번호 : KST2015119399
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명의 목적은 기존의 FinFET 제조 공정으로 만들 수 있는 Fin보다 더 얇은 두께의 UTFin(Ultra-Thin Fin)를 가진 UTFinFET을 제조하여 종래의 FinFET보다 더욱 향상된 성능의 트랜지스터를 제공하는 것이다.상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자는 기판에 수직으로 돌출되며 Si과 SiGe 층으로 이루어진 Fin의 양 측벽에 에피택시(epitaxy)법으로 형성된 두 개의 Si-UTFin를 형성하는 단계를 포함하는 것이 특징이다. 이렇게 형성된 UTFin는 기존 FinFET의 Fin의 역할을 대체하게 된다. 에피택시(epitaxy)법으로 형성된 UTFin는 리소그래피로 형성한 Fin이 갖는 두께의 한계를 극복하고 10 nm 이하의 두께를 갖는 것이 가능하다.
Int. CL H01L 29/78 (2006.01) H01L 21/336 (2006.01)
CPC H01L 29/66795(2013.01) H01L 29/66795(2013.01)
출원번호/일자 1020120143638 (2012.12.11)
출원인 한국과학기술원
등록번호/일자 10-1367989-0000 (2014.02.20)
공개번호/일자
공고번호/일자 (20140228) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2012.12.11)
심사청구항수 15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이석희 대한민국 대전 서구
2 김태균 대한민국 대전 유성구
3 문정민 대한민국 서울 동대문구
4 정우진 대한민국 서울 서대문구
5 황병운 대한민국 인천 남동구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 한상수 대한민국 서울시 서초구 효령로**길 ** *층 (브릿지웰빌딩)(에이치앤피국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2012.12.11 수리 (Accepted) 1-1-2012-1029088-50
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
3 선행기술조사의뢰서
Request for Prior Art Search		 2013.10.07 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2013.11.14 수리 (Accepted) 9-1-2013-0096565-41
5 의견제출통지서
Notification of reason for refusal		 2013.11.19 발송처리완료 (Completion of Transmission) 9-5-2013-0795534-81
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2013.12.31 수리 (Accepted) 1-1-2013-1211773-22
7 [지정기간단축]기간연장(단축, 경과구제)신청서
[Reduction of Designated Period] Request for Extension of Period (Reduction, Expiry Reconsideration)		 2013.12.31 수리 (Accepted) 1-1-2013-1211823-17
8 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2013.12.31 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2013-1211762-20
9 등록결정서
Decision to grant		 2014.02.17 발송처리완료 (Completion of Transmission) 9-5-2014-0112632-17
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
15 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법에 있어서, (i) Si 기판을 준비하는 단계;(ii) 상기 Si 기판 위에 SiGe 층을 형성하는 단계;(iii) 상기 SiGe 층 상에 하드 마스크(hard mask)를 패터닝(Patterning)하여 Si-Fin 부위에만 위치시키는 단계;(iv) 식각 공정을 통해 Si-Fin을 형성하는 단계;(v) 상기 Si-Fin의 양 측면과 SiGe 층의 양 측면에 에피택시(epitaxy)법으로 Si층을 성장시키는 단계;(vi) Si-UTFin이 형성될 상기 Si 층에 불순물을 제 1 차 도핑하여 제 1 불순물 영역을 형성하는 단계;(vii) 상기 하드 마스크(hard mask)를 제거하는 단계;(viii) 상기 Si-Fin 형성 시 식각된 부분에 제 1 차로 옥사이드(oxide)를 증착하고 상기 제 1 차 증착 옥사이드(oxide)의 표면을 균일하게 한 후, 원하는 높이가 형성되도록 제 1 차 증착 옥사이드(oxide)를 식각하는 단계;(ix) 상기 SiGe 층을 식각하여 상기 Si-Fin의 양 측면에 두 개의 Si-UTFin (Ultra-Thin Fin)을 형성하는 단계;(x) 상기 두 개의 Si-UTFin 사이의 내벽, 외벽, 상부를 따라 제 2 차로 옥사이드(oxide)를 증착하고 상기 제 2 차 증착 옥사이드(oxide)의 표면을 균일하게 하는 단계;(xi) 게이트 스택(gate stack) 전극을 증착하는 단계;(xii) 상기 Si-UTFin의 좌우에 불순물을 제 2 차, 제 3 차 도핑하여, 제 2 및 제 3 불순물 영역인 소스(source) 및 드레인(drain) 영역을 형성하는 단계;를 포함하는 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
2 2
청구항 1에 있어서, 상기 (ii) 단계에서, 상기 SiGe 층은 에피택시(epitaxy)법을 이용하여 20nm 내지 1000nm의 두께로 형성하며, SiGe의 Ge의 함량은 총 중량 대비 10 중량% 내지 50 중량% 인 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
3 3
청구항 1에 있어서, 상기 (iii) 단계에서, 상기 하드 마스크(hard mask)는 산화물, SiO2, Al2O3, HfO2, Si3N4, PR(photoresist) 중 적어도 어느 하나 이상 포함하는 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
4 4
청구항 1에 있어서, 상기 (iv) 단계의 상기 Si-Fin의 두께는 10nm 내지 1,000nm, 높이는 100nm 내지 1,000nm 인 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
5 5
청구항 1에 있어서, 상기 (v) 단계의 상기 에피택시(epitaxy)법은 CVD(chemical vapor deposition) 방식 중 Thermal CVD, LPCVD, UHV-CVD, PECVD, ICP CVD, ECR-plasma CVD, HDP CVD, MOCVD, MOVPE, Photo CVD, Laser CVD 또는, 분자빔(molecular beam)을 이용한 PVD(physical vapor deposition)인 MBE(molecular beam epitaxy), ALD, PEALD 중의 적어도 어느 하나 이상의 방법을 이용하여 이루어지고, 상기 증착 방식에 따라, 가스(gas) 소스는 SiH4, SiH2, Si2H6, SiCl4, SiCl2, SiH2Cl2, GeH4, GeH2, B2H6, P2H4, PH3, H2 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
6 6
청구항 1에 있어서,상기 (viii) 단계에서, 상기 제 1 차 증착 옥사이드(oxide)의 상기 원하는 높이는 상기 Si-UTFin의 하부와 같거나 높게 형성되는 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
7 7
청구항 1에 있어서, 상기 (ix) 단계에서, NH4OH, H2O2 및 H2O의 혼합액인 APM(Ammonium hydroxide-hydrogen peroxide mixture), HNO3, HF, CH3COOH의 혼합액, H2O2, HF, CH3COOH의 혼합액 중 적어도 어느 하나 이상 이용하여 SiGe 층을 식각하는 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
8 8
청구항 1에 있어서, 상기 (ix) 단계에서, 형성된 Si-UTFin는 두께는 20 nm 이하인 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
9 9
청구항 1에 있어서, 상기 (viii) 및 (x) 단계의 상기 제 1 차 및 제 2차 증착 옥사이드(oxide)의 표면 균일화는 CMP(chemical mechanical planarization)를 포함하여 이루어지는 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
10 10
청구항 1에 있어서, 상기 (xi)상기 게이트 스택(gate stack) 전극은 MoN, TaN, WN, TiN, W, Mo, Ta, Ti, Nb, Ni, Pt, n+/p+ doped poly-Si 중 적어도 어느 하나 이상 포함하는 것을 특징으로 하는 UTFinFET (Ultra-Thin Fin Field Effect Transistor)의 제조 방법
11 11
청구항 1에 있어서, 상기 (vi) 및 (xii) 단계에서, 상기 제 1 차, 제 2 차 및 제 3 차 불순물은 1015 개/㎤ 내지 1020개/㎤의 농도이며, 제 1 차 불순물의 농도가 제 2 및 제 3 차 불순물 농도 보다 작은 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
12 12
청구항 1에 있어서, 상기 (vi) 및 (xii) 단계에서, 상기 제 1 차, 제 2 차 및 제 3 차 불순물은 As, P, B 중에서 적어도 어느 하나 이상을 포함하며, 상기 도핑은 이온 주입(ion implantation)방법 또는 에피택시(epitaxy) 과정 중 불순물을 동시에 주입하는 방법 중 적어도 어느 하나의 방법을 이용하여 이루어는 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
13 13
청구항 1 내지 12의 중의 어느 하나의 방법으로 제조되고, Si 기판, 상기 Si 기판상에 수직으로 돌출되어 형성된 Si-Fin, 상기 Si-Fin 양측에 수직으로 돌출되어 형성된 두 개의 Si-UTFin(Ultra-Thin Fin), 상기 두 개의 Si-UTFin 사이의 내벽, 외벽, 상부를 따라 형성되는 옥사이드(oxide), 상기 옥사이드(oxide) 상에 형성된 게이트 스택(gate stack) 전극을 포함하는 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)
14 14
UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법에 있어서, (a) Si 기판을 준비하는 단계;(b) 상기 Si 기판 위에 SiGe 층을 형성하는 단계;(c) 상기 SiGe 층 상에 산화물, SiO2, Al2O3, HfO2, Si3N4, PR(photoresist) 중 적어도 어느 하나 이상 포함하는 하드 마스크(hard mask)를 패터닝(Patterning)하여 Si-Fin 부위에만 위치시키는 단계;(d) 식각 공정을 통해 두께는 10nm 내지 1,000nm, 높이는 100nm 내지 1,000nm 인 Si-Fin을 형성하는 단계;(e) 상기 Si-Fin의 양 측면과 SiGe 층의 양 측면에 에피택시(epitaxy)법으로 Si층을 성장시키는 단계;(f) Si-UTFin이 형성될 상기 Si 층에 불순물을 제 1 차 도핑하여 제 1 불순물 영역을 형성하는 단계;(g) 상기 하드 마스크(hard mask)를 제거하는 단계;(h) 상기 Si-Fin 형성 시 식각된 부분에 제 1 차로 옥사이드 (oxide)를 증착하고 상기 제 1 차 증착 옥사이드 (oxide)의 표면을 균일하게 한 후, 상기 Si-UTFin의 하부와 같거나 높게 원하는 높이가 형성되도록 제 1 차 증착 옥사이드 (oxide)를 식각하는 단계;(i) 상기 SiGe 층을 NH4OH, H2O2 및 H2O의 혼합액인 APM(Ammonium hydroxide-hydrogen peroxide mixture), HNO3, HF, CH3COOH의 혼합액, H2O2, HF, CH3COOH의 혼합액 중 적어도 어느 하나 이상 이용하여 식각하여 상기 Si-Fin의 양 측면에 두께가 20 nm 이하인 두 개의 Si-UTFin(Ultra-Thin Fin)을 형성하는 단계;(j) 상기 두 개의 Si-UTFin 사이의 내벽, 외벽, 상부를 따라 제 2 차로 옥사이드(oxide)를 증착하되, 상기 제 2 차 증착 옥사이드(oxide)와 상기 Si-UTFin 하부, 상기 Si-Fin을 경계로 하여 빈 공간이 형성되도록 하여, 상기 빈 공간에 에어(air)가 충진된 구조를 형성하는 단계;(k) MoN, TaN, WN, TiN, W, Mo, Ta, Ti, Nb, Ni, Pt, n+/p+ doped poly-Si 중 적어도 어느 하나 이상 포함하여 게이트 스택(gate stack) 전극을 증착하는 단계;(l) 상기 Si-UTFin의 좌우에 불순물을 제 2 차, 제 3 차 도핑하여, 제 2 및 제 3 불순물 영역인 소스(source) 및 드레인(drain) 영역을 형성하는 단계;를 포함하는 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)의 제조 방법
15 15
청구항 14의 방법으로 제조되고,Si 기판, 상기 Si 기판상에 수직으로 돌출되어 형성된 Si-Fin, 상기 Si-Fin 양측에 수직으로 돌출되어 형성된 두 개의 Si-UTFin(Ultra-Thin Fin), 상기 두 개의 Si-UTFin 사이의 내벽, 외벽, 상부를 따라 형성되고, Si-Fin에서 일정거리 이격되어 위치하는 옥사이드(oxide)와 상기 Si-UTFin 하부, 상기 Si-Fin을 경계로 하여 형성되는 공간에 에어(air)가 충진된 구조를 포함하는 것을 특징으로 하는 UTFinFET(Ultra-Thin Fin Field Effect Transistor)
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 교육과학기술부 한국과학기술원 원천기술개발사업 나노-상보형금속산화막 반도체 기술 기반의 플라즈마파 트랜지스터를 이용한 테라헤르츠