맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

금속 유도 수직 결정화를 이용한 비정질 실리콘 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법

  • 기술번호 : KST2015159833
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 MIC에 의해 미리 비금속 씨드를 형성하고 이를 이용하여 금속 유도 수직 결정화(MIVC)에 의해 활성화 영역에 이용되는 비정질 실리콘을 수직방향으로 결정화한 후 결정화된 활성화 영역의 상부층 일부를 식각함에 의해 금속 오염 없는 비정질 실리콘 박막의 결정화를 실현하여 우수한 특성의 박막 트랜지스터를 제조할 수 있는비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의 제조방법에 관한 것이다. 본 발명의 비정질 실리콘 박막의 결정화 방법은 기판 상에 제1비정질 실리콘층을 형성하는 단계; 상기 제1비정질 실리콘층 위에 결정화 유도 금속막을 형성하는 단계; 제1열처리하여 상기 제1비정질 실리콘층을 결정화시켜 결정화 씨앗층으로 이용되는 제1결정화층을 형성하는 단계; 상기 제1결정화층 상에 제2비정질 실리콘층을 형성하는 단계; 제2열처리하여 상기 제1결정화층을 결정화 씨앗층으로 이용하여 제2비정질 실리콘층을 금속 유도 수직 결정화(MIVC)에 의해 수직방향으로 결정화시켜 제2결정화층을 형성하는 단계; 및 상기 제2결정화층의 상층 일부를 식각하는 단계를 포함하는 것을 특징으로 한다.
Int. CL H01L 29/786 (2006.01) H01L 21/324 (2006.01)
CPC H01L 21/02672(2013.01) H01L 21/02672(2013.01) H01L 21/02672(2013.01)
출원번호/일자 1020070137608 (2007.12.26)
출원인 재단법인서울대학교산학협력재단
등록번호/일자 10-0929093-0000 (2009.11.20)
공개번호/일자 10-2009-0069808 (2009.07.01) 문서열기
공고번호/일자 (20091130) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2007.12.26)
심사청구항수 6

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 재단법인서울대학교산학협력재단 대한민국 서울특별시 관악구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 주승기 대한민국 경기도 성남시 분당구
2 송남규 대한민국 충남 천안시
3 이상주 대한민국 서울 강남구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이재화 대한민국 서울특별시 강남구 테헤란로**길 *, 덕천빌딩 *층 이재화특허법률사무소 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 재단법인서울대학교산학협력재단 대한민국 서울특별시 관악구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2007.12.26 수리 (Accepted) 1-1-2007-0933109-40
2 보정요구서
Request for Amendment		 2008.01.07 발송처리완료 (Completion of Transmission) 1-5-2008-0002832-89
3 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2008.01.29 수리 (Accepted) 4-1-2008-5015497-73
4 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment		 2008.01.30 수리 (Accepted) 1-1-2008-0077871-02
5 등록결정서
Decision to grant		 2009.10.27 발송처리완료 (Completion of Transmission) 9-5-2009-0441518-75
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.08.22 수리 (Accepted) 4-1-2014-5100909-62
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.03.20 수리 (Accepted) 4-1-2015-5036045-28
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판 상에 제1비정질 실리콘층을 형성하는 단계; 상기 제1비정질 실리콘층 위에 결정화 유도 금속막을 형성하는 단계; 제1열처리하여 상기 제1비정질 실리콘층을 결정화시켜 결정화 씨앗층으로 이용되는 제1결정화층을 형성하는 단계; 상기 제1결정화층 상에 제2비정질 실리콘층을 형성하는 단계; 제2열처리하여 상기 제1결정화층을 결정화 씨앗층으로 이용하여 제2비정질 실리콘층을 금속 유도 수직 결정화(MIVC)에 의해 수직방향으로 결정화시켜 제2결정화층을 형성하는 단계; 및 상기 제2결정화층의 상층 일부를 식각하여 상층에 모인 메탈 실리사이드와 여분의 금속 이물질을 제거하는 단계를 포함하는 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법
2 2
제1항에 있어서, 상기 제1열처리는 400℃ 내지 500℃에서 30분 내지 2시간에 걸쳐 수행되고, 상기 제2열처리는 400℃ 내지 600℃에서 30분 내지 2시간에 걸쳐 수행되는 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법
3 3
제1항에 있어서, 상기 제1비정질 실리콘층은 200Å 내지 600Å의 두께로 형성되고, 상기 제2비정질 실리콘층은 600Å 내지 1000Å의 두께로 형성되는 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법
4 4
제1항에 있어서, 상기 제2결정화층의 상층 일부를 제거하는 단계는 상부로부터 200Å 내지 600Å의 두께의 제2결정화층을 제거하는 단계를 포함하는 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법
5 5
제4항에 있어서, 상기 제2결정화층의 상층 일부를 제거하는 두께는 식각후에 제1 및 제2 결정화층의 전체 두께가 600Å 내지 1000Å의 두께로 되도록 설정하는 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법
6 6
기판 상에 제1비정질 실리콘층을 형성하는 단계; 상기 제1비정질 실리콘층 위에 결정화 유도 금속막을 형성하는 단계; 제1열처리하여 상기 제1비정질 실리콘층을 결정화시켜 결정화 씨앗층으로 이용되는 제1결정화층을 형성하는 단계; 상기 제1결정화층 상에 제2비정질 실리콘층을 형성하는 단계; 제2열처리하여 상기 제1결정화층을 결정화 씨앗층으로 이용하여 제2비정질 실리콘층을 금속 유도 수직 결정화(MIVC)에 의해 수직방향으로 결정화시켜 제2결정화층을 형성하는 단계; 상기 제2결정화층의 상층 일부를 식각하여 상층에 모인 메탈 실리사이드와 여분의 금속 이물질을 제거하는 단계; 상기 제2결정화층 및 제1결정화층을 패터닝하여 활성화 영역을 형성하는 단계; 상기 활성화 영역 위에 게이트 절연막과 게이트 전극을 형성하는 단계; 상기 게이트 전극을 마스크로 사용하여 활성화 영역에 불순물을 주입함에 의해 소스 영역 및 드레인 영역을 정의하는 단계; 및 상기 기판을 수소 분위기하에서 열처리하는 단계; 상기 기판 위에 층간 절연막을 형성하고 소스 영역 및 드레인 영역과 연결되는 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.