1 |
1
캐소드;애노드;상기 애노드에 연결된 링크; 및상기 링크와 상기 캐소드를 연결하는 복수의 플러그를 포함하고,상기 복수의 플러그는 상기 링크와 상기 캐소드 사이의 전기적 저항이 낮은 제1 상태와, 상기 링크와 상기 캐소드 사이의 전기적 저항이 높은 제2 상태를 나타낼 수 있으며,상기 복수의 플러그 각각은 서로 이격되어 형성되는 것을 특징으로 하는 메모리 소자
|
2 |
2
제 1 항에 있어서, 상기 링크와 상기 애노드는 상기 캐소드보다 낮은 위치에 구비된 메모리 소자
|
3 |
3
제 1 항에 있어서, 상기 링크와 상기 애노드는 상기 캐소드보다 높은 위치에 구비된 메모리 소자
|
4 |
4
제 1 항에 있어서, 상기 캐소드, 상기 애노드, 상기 링크 및 상기 복수의 플러그는 모두 동일면 상에 구비된 메모리 소자
|
5 |
5
제 1 항에 있어서, 상기 캐소드, 상기 애노드 및 상기 링크는 모두 동일면 상에 구비되고, 상기 복수의 플러그는 상기 동일면과 이격되게 구비된 메모리 소자
|
6 |
6
제 1 항에 있어서, 상기 캐소드와 상기 애노드는 상기 링크보다 높은 곳에 위치하는 메모리 소자
|
7 |
7
제 6 항에 있어서, 상기 애노드와 상기 링크는 제2 연결수단으로 연결된 메모리 소자
|
8 |
8
제 6 항에 있어서, 상기 애노드와 상기 캐소드는 동일한 높이로 구비된 메모리 소자
|
9 |
9
제 1 항, 제 2 항, 제 3 항 및 제 6 항 중 어느 한 항에 있어서, 상기 캐소드, 상기 애노드 및 상기 링크는 단층 또는 복층인 메모리 소자
|
10 |
10
제 1 항에 있어서,상기 복수의 플러그는 제1 내지 제4 플러그를 포함하며, 상기 제1 내지 제4 플러그는 상기 제1 플러그만이 상기 제2 상태에 있는 제1 데이터 상태, 상기 제1 및 제2 플러그만이 상기 제2 상태에 있는 제2 데이터 상태, 상기 제1 내지 제3 플러그만이 상기 제2 상태에 있는 제3 데이터 상태 및 상기 제1 내지 제4 플러그 모두 상기 제2 상태에 있는 제4 데이터 상태 중 어느 하나의 데이터 상태를 나타낼 수 있는 것을 특징으로 하는 메모리 소자
|
11 |
11
삭제
|
12 |
12
삭제
|
13 |
13
삭제
|
14 |
14
삭제
|
15 |
15
삭제
|
16 |
16
삭제
|
17 |
17
삭제
|
18 |
18
삭제
|
19 |
19
삭제
|
20 |
20
삭제
|
21 |
21
삭제
|
22 |
22
삭제
|
23 |
23
삭제
|
24 |
24
삭제
|
25 |
25
삭제
|
26 |
26
삭제
|