맞춤기술찾기
이전대상기술
[비휘발성 메모리 기반 저장장치]3차원 전면 게이트 구조를 갖는 비휘발성 디램 소자 기술
- 기술번호 : KST2014067199
- 담당센터 : 대전기술혁신센터
- 전화번호 : 042-610-2279
| 요약 | 본 발명은 3차원 전면 게이트 구조를 갖는 비휘발성 디램 셀과 그 제조방법 및 그 구동방법에 관한 것이다. 이러한 본 발명에 따른 3차원 전면 게이트 구조를 갖는 비휘발성 디램 소자는 반도체기둥, 반도체기둥의 채널이 되는 부분의 전면을 둘러싸도록 형성되고, 반도체기둥의 전면을 둘러싸는 터널링절연막, 터널링절연막을 둘러싸는 부유게이트 및 부유게이트를 둘러싸는 제어절연막을 포함하는 비휘발성 메모리부, 비휘발성 메모리부를 둘러싼 게이트 및 반도체기둥의 채널 좌우에 각각 형성된 소오스와 드레인을 포함한다.이러한 본 발명에 따르면, 전원공급이 중단되더라도 비휘발성 메모리 소자와 같이 단위 셀 안에 저장된 데이터를 유지할 수 있고, 전원공급시에는 디램 소자와 같이 고속으로 동작할 수 있는 전면게이트 구조의 비휘발성 디램 소자와 그 제조방법 및 그 구동방법을 제공하는 효과가 있다.비휘발성 메모리(Non-Volatile Memory), 디램(DRAM-Dynamic Random Access Memory), 부유 게이트(Floating Gate), 전면 게이트 |
|---|---|
| Int. CL | H01L 27/108 (2011.01) H01L 27/115 (2011.01) B82Y 10/00 (2011.01) |
| CPC | H01L 27/11551(2013.01) H01L 27/11551(2013.01) H01L 27/11551(2013.01) |
| 출원번호/일자 | 1020070036124 (2007.04.12) |
| 출원인 | 한국과학기술원 |
| 등록번호/일자 | 10-0871832-0000 (2008.11.27) |
| 공개번호/일자 | 10-2008-0092603 (2008.10.16) 문서열기 |
| 공고번호/일자 | (20081203) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 소멸 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2007.04.12) |
| 심사청구항수 | 22 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 한국과학기술원 | 대한민국 | 대전광역시 유성구 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 최양규 | 대한민국 | 대전 유성구 |
| 2 | 이현진 | 대한민국 | 대전 유성구 |
| 3 | 류승완 | 대한민국 | 대전 유성구 |
| 4 | 김청진 | 대한민국 | 대전 유성구 |
| 5 | 이희목 | 대한민국 | 대전 유성구 |
| 6 | 전상철 | 대한민국 | 대전 유성구 |
| 7 | 오재섭 | 대한민국 | 대전 유성구 |
| 8 | 이기성 | 대한민국 | 대전 유성구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 김성호 | 대한민국 | 서울특별시 강남구 도곡로 *** (역삼동,미진빌딩 *층)(KNP 특허법률사무소) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 한국과학기술원 | 대한민국 | 대전광역시 유성구 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | 특허출원서 Patent Application |
2007.04.12 | 수리 (Accepted) | 1-1-2007-0281445-16 |
| 2 | 선행기술조사의뢰서 Request for Prior Art Search |
2007.12.05 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 3 | 선행기술조사보고서 Report of Prior Art Search |
2007.12.14 | 수리 (Accepted) | 9-1-2007-0075466-96 |
| 4 | 의견제출통지서 Notification of reason for refusal |
2008.02.22 | 발송처리완료 (Completion of Transmission) | 9-5-2008-0091039-17 |
| 5 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2008.04.21 | 수리 (Accepted) | 1-1-2008-0283582-33 |
| 6 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2008.04.21 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2008-0283559-93 |
| 7 | 최후의견제출통지서 Notification of reason for final refusal |
2008.07.07 | 발송처리완료 (Completion of Transmission) | 9-5-2008-0361511-67 |
| 8 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2008.07.15 | 보정승인 (Acceptance of amendment) | 1-1-2008-0508198-70 |
| 9 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2008.07.15 | 수리 (Accepted) | 1-1-2008-0508087-11 |
| 10 | 등록결정서 Decision to grant |
2008.11.26 | 발송처리완료 (Completion of Transmission) | 9-5-2008-0598062-59 |
| 11 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2013.02.01 | 수리 (Accepted) | 4-1-2013-5019983-17 |
| 12 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5157993-01 |
| 13 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5158129-58 |
| 14 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5157968-69 |
| 15 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.04.24 | 수리 (Accepted) | 4-1-2019-5081392-49 |
| 16 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.05.15 | 수리 (Accepted) | 4-1-2020-5108396-12 |
| 17 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.06.12 | 수리 (Accepted) | 4-1-2020-5131486-63 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 반도체기둥;상기 반도체기둥의 채널이 되는 부분의 전면을 둘러싸도록 형성되고, 상기 반도체기둥의 전면을 둘러싸는 터널링절연막, 상기 터널링절연막을 둘러싸는 부유게이트 및 상기 부유게이트를 둘러싸는 제어절연막을 포함하는 비휘발성 메모리부; 상기 비휘발성 메모리부를 둘러싼 게이트; 및상기 반도체기둥의 상기 채널 좌우에 각각 형성된 소오스와 드레인를 포함하는, 3차원 전면 게이트 구조를 갖는 비휘발성 디램 셀 |
| 2 |
2 제1항에 있어서,기판; 및상기 기판 상에 형성된 절연층을 더 포함하되, 상기 반도체기둥은 상기 절연층과 평행하고, 상기 게이트가 상기 절연층 상에 형성된, 3차원 전면 게이트 구조를 갖는 비휘발성 디램 셀 |
| 3 |
3 제1항에 있어서,기판; 및상기 기판 상에 형성된 절연층을 더 포함하되, 상기 절연층 상에 상기 반도체기둥이 수직으로 형성된, 3차원 전면 게이트 구조를 갖는 비휘발성 디램 셀 |
| 4 |
4 제2항 또는 제3항에 있어서,상기 기판은,실리콘 기판, 실리콘 게르마늄, 인장 실리콘 또는 인장 실리콘 게르마늄인, 3차원 전면 게이트 구조를 갖는 비휘발성 디램 셀 |
| 5 |
5 제1항에 있어서,상기 반도체기둥은,원기둥 또는 다각기둥인, 3차원 전면 게이트 구조를 갖는 비휘발성 디램 셀 |
| 6 |
6 삭제 |
| 7 |
7 제1항에 있어서,상기 터널링절연막 또는 상기 제어절연막은,실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막 또는 고유전율(High-k)의 금속 산화막인, 3차원 전면 게이트 구조를 갖는 비휘발성 디램 셀 |
| 8 |
8 제1항에 있어서,상기 부유게이트는,폴리실리콘층, SONOS(Silicon Oxide Nitride Oxide Silicon) 또는 MNOS(Metal Nitride Oxide Silicon)구조를 형성하는 질화막층, 비정질 실리콘층, 금속 산화물층, 실리콘 질화막층, 실리콘 나노결정층, 금속 나노결정층 또는 금속산화물 나노결정층인, 3차원 전면 게이트 구조를 갖는 비휘발성 디램 셀 |
| 9 |
9 제1신호처리라인으로서의 반도체기둥;상기 각 반도체기둥에서 채널이 되는 부분의 전면을 둘러싸도록 형성되고, 상기 반도체기둥의 전면을 둘러싸는 터널링절연막, 상기 터널링절연막을 둘러싸는 부유게이트 및 상기 부유게이트를 둘러싸는 제어절연막을 포함하는 복수의 비휘발성 메모리부;제2신호처리라인에 위치한 상기 복수의 비휘발성 메모리부를 둘러싸고, 전기적으로 연결하는 게이트; 및상기 반도체기둥의 상기 채널 좌우에 형성된 소오스와 드레인을 포함하는, 3차원 전면 게이트 구조를 갖는 낸드(NAND)형 비휘발성 디램 어레이 |
| 10 |
10 제9항에 있어서,기판; 및상기 기판 상에 형성된 절연층을 더 포함하되, 상기 복수의 반도체기둥은 상기 절연층과 평행하고, 상기 복수의 게이트가 상기 절연층 상에 형성된, 3차원 전면 게이트 구조를 갖는 낸드형 비휘발성 디램 어레이 |
| 11 |
11 제9항에 있어서,기판; 및상기 기판 상에 형성된 절연층을 더 포함하되, 상기 절연층 상에 상기 복수의 반도체기둥이 수직으로 형성된, 3차원 전면 게이트 구조를 갖는 낸드형 비휘발성 디램 어레이 |
| 12 |
12 제9항에 있어서,상기 반도체기둥은,원기둥 또는 다각기둥인, 3차원 전면 게이트 구조를 갖는 낸드형 비휘발성 디램 어레이 |
| 13 |
13 제10항 또는 제11항에 있어서,상기 기판은,실리콘 기판, 실리콘 게르마늄, 인장 실리콘 또는 인장 실리콘 게르마늄인, 3차원 전면 게이트 구조를 갖는 비휘발성 디램 어레이 |
| 14 |
14 삭제 |
| 15 |
15 제9항에 있어서,상기 터널링절연막 또는 상기 제어절연막은,실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막 또는 고유전율(High-k)의 금속 산화막인, 3차원 전면 게이트 구조를 갖는 비휘발성 디램 어레이 |
| 16 |
16 제9항에 있어서,상기 부유게이트는,폴리실리콘층, SONOS(Silicon Oxide Nitride Oxide Silicon) 또는 MNOS(Metal Nitride Oxide Silicon)구조를 형성하는 질화막층, 비정질 실리콘층, 금속 산화물층, 실리콘 질화막층, 실리콘 나노결정층, 금속 나노결정층 또는 금속산화물 나노결정층인, 3차원 전면 게이트 구조를 갖는 낸드형 비휘발성 디램 어레이 |
| 17 |
17 기판 내에 절연층을 형성하여 에스오아이(SOI, silicon on insulator)기판을 형성하는 단계;상기 에스오아이 기판의 상부기판 상에 제1포토레지스트층을 형성하는 단계;패턴된 상기 제1포토레지스트층을 마스크로 하여 상기 상부기판을 식각하는 단계;식각된 상기 상부기판에 옥시데이션(oxidation)공정 및 선택적인 습식식각공정을 반복적으로 수행하여 상기 절연층과 이격되어진 반도체기둥을 형성하는 단계;상기 반도체기둥의 전면을 둘러싸도록 비휘발성 메모리부 및 게이트물질을 순차적으로 형성하는 단계;상기 게이트물질 상에 제2포토레지스트층을 형성하는 단계;패턴된 상기 제2포토레지스트를 마스크로 하여 상기 게이트물질 및 상기 비휘발성 메모리부를 순차적으로 식각하는 단계; 및상기 반도체기둥 내에 소오스와 드레인을 형성하는 단계를 포함하는, 3차원 전면 게이트 구조를 갖는 비휘발성 디램 셀의 제조방법 |
| 18 |
18 제17항에 있어서,상기 기판은,실리콘 기판, 실리콘 게르마늄, 인장 실리콘 또는 인장 실리콘 게르마늄인, 3차원 전면 게이트 구조를 갖는 비휘발성 디램 셀의 제조방법 |
| 19 |
19 제17항에 있어서,상기 반도체기둥은 원기둥 또는 다각기둥인, 3차원 전면 게이트 구조를 갖는 비휘발성 디램 셀의 제조방법 |
| 20 |
20 제17항에 있어서,상기 비휘발성 메모리부는,상기 반도체기둥의 전면을 둘러싼 터널링절연막;상기 터널링절연막을 둘러싼 부유게이트; 및상기 부유게이트를 둘러싼 제어절연막을 포함하는, 3차원 전면 게이트 구조를 갖는 비휘발성 디램 셀의 제조방법 |
| 21 |
21 제20항에 있어서,상기 터널링절연막 또는 상기 제어절연막은,실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막 또는 고유전율(High-k)의 금속 산화막인, 3차원 전면 게이트 구조를 갖는 비휘발성 디램 셀의 제조방법 |
| 22 |
22 제20항에 있어서,상기 부유게이트는,폴리실리콘층, SONOS(Silicon Oxide Nitride Oxide Silicon) 또는 MNOS(Metal Nitride Oxide Silicon)구조를 형성하는 질화막층, 비정질 실리콘층, 금속 산화물층, 실리콘 질화막층, 실리콘 나노결정층, 금속 나노결정층 또는 금속산화물 나노결정층인, 3차원 전면 게이트 구조를 갖는 비휘발성 디램 셀의 제조방법 |
| 23 |
23 제1항에 의한 비휘발성 디램 셀의 구동방법에 있어서,상기 반도체기둥 내부에 홀(hole)을 축적하거나 축출하는 디램 모드 단계 및상기 비휘발성 메모리부의 부유게이트에 전자를 주입하거나 소거하는 비휘발성 메모리 모드 단계를 포함하는, 3차원 전면 게이트 구조를 갖는 비휘발성 디램 소자의 구동방법 |
| 24 |
24 제23항에 있어서,상기 디램 모드 단계는게이트 유기 드레인 누수(Gate Induced Drain Leakage)효과에 의하여 상기 반도체기둥 내부에 홀을 축적하거나 축출하는, 3차원 전면 게이트 구조를 갖는 비휘발성 디램 소자의 구동방법 |
| 지정국 정보가 없습니다 |
|---|
| 패밀리정보가 없습니다 |
|---|
| 국가 R&D 정보가 없습니다. |
|---|
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-0871832-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20070412 출원 번호 : 1020070036124 공고 연월일 : 20081203 공고 번호 : 특허결정(심결)연월일 : 20081126 청구범위의 항수 : 22 유별 : H01L 27/108 발명의 명칭 : 3차원 전면 게이트 구조를 갖는 비휘발성 디램 셀과 그제조방법 및 그 구동방법 존속기간(예정)만료일 : 20131128 |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 한국과학기술원 대전광역시 유성구... |
등록료란
| 제 1 - 3 년분 | 금 액 | 528,000 원 | 2008년 11월 28일 | 납입 |
| 제 4 년분 | 금 액 | 524,000 원 | 2011년 11월 02일 | 납입 |
| 제 5 년분 | 금 액 | 524,000 원 | 2012년 10월 31일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | 특허출원서 | 2007.04.12 | 수리 (Accepted) | 1-1-2007-0281445-16 |
| 2 | 선행기술조사의뢰서 | 2007.12.05 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 3 | 선행기술조사보고서 | 2007.12.14 | 수리 (Accepted) | 9-1-2007-0075466-96 |
| 4 | 의견제출통지서 | 2008.02.22 | 발송처리완료 (Completion of Transmission) | 9-5-2008-0091039-17 |
| 5 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2008.04.21 | 수리 (Accepted) | 1-1-2008-0283582-33 |
| 6 | [명세서등 보정]보정서 | 2008.04.21 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2008-0283559-93 |
| 7 | 최후의견제출통지서 | 2008.07.07 | 발송처리완료 (Completion of Transmission) | 9-5-2008-0361511-67 |
| 8 | [명세서등 보정]보정서 | 2008.07.15 | 보정승인 (Acceptance of amendment) | 1-1-2008-0508198-70 |
| 9 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2008.07.15 | 수리 (Accepted) | 1-1-2008-0508087-11 |
| 10 | 등록결정서 | 2008.11.26 | 발송처리완료 (Completion of Transmission) | 9-5-2008-0598062-59 |
| 11 | 출원인정보변경(경정)신고서 | 2013.02.01 | 수리 (Accepted) | 4-1-2013-5019983-17 |
| 12 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5157993-01 |
| 13 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5158129-58 |
| 14 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5157968-69 |
| 15 | 출원인정보변경(경정)신고서 | 2019.04.24 | 수리 (Accepted) | 4-1-2019-5081392-49 |
| 16 | 출원인정보변경(경정)신고서 | 2020.05.15 | 수리 (Accepted) | 4-1-2020-5108396-12 |
| 17 | 출원인정보변경(경정)신고서 | 2020.06.12 | 수리 (Accepted) | 4-1-2020-5131486-63 |
| 기술번호 | KST2014067199 |
|---|---|
| 자료제공기관 | 미래기술마당 |
| 기술공급기관 | 한국과학기술원 |
| 기술명 | [비휘발성 메모리 기반 저장장치]3차원 전면 게이트 구조를 갖는 비휘발성 디램 소자 기술 |
| 기술개요 |
본 발명은 3차원 전면 게이트 구조를 갖는 비휘발성 디램 셀과 그 제조방법 및 그 구동방법에 관한 것이다. 이러한 본 발명에 따른 3차원 전면 게이트 구조를 갖는 비휘발성 디램 소자는 반도체기둥, 반도체기둥의 채널이 되는 부분의 전면을 둘러싸도록 형성되고, 반도체기둥의 전면을 둘러싸는 터널링절연막, 터널링절연막을 둘러싸는 부유게이트 및 부유게이트를 둘러싸는 제어절연막을 포함하는 비휘발성 메모리부, 비휘발성 메모리부를 둘러싼 게이트 및 반도체기둥의 채널 좌우에 각각 형성된 소오스와 드레인을 포함한다.이러한 본 발명에 따르면, 전원공급이 중단되더라도 비휘발성 메모리 소자와 같이 단위 셀 안에 저장된 데이터를 유지할 수 있고, 전원공급시에는 디램 소자와 같이 고속으로 동작할 수 있는 전면게이트 구조의 비휘발성 디램 소자와 그 제조방법 및 그 구동방법을 제공하는 효과가 있다.비휘발성 메모리(Non-Volatile Memory), 디램(DRAM-Dynamic Random Access Memory), 부유 게이트(Floating Gate), 전면 게이트 |
| 개발상태 | 연구실환경 테스트 |
| 기술의 우수성 |
1) 비휘발성 디램 소자는 게이트 절연막에 전하를 저장할 수 있도록 oxide-nitride-oxide 구조 등과 같은 전하 저장층을 포함
2) 채널 영역에 전하를 저장할 수 있도록 3차원 비휘발성 디램 소자의 채널의 전면은 게이트에 둘러싸여 전기적으로 격리됨 3) 3차원 비휘발성 디램 소자에 있어서, 하나의 단위 셀에서 비휘발성 메모리 및 고속동작 디램이 구현될 수 있음 4) 기존의 메모리는 비휘발성 특징을 가지는 플래쉬 메모리 및 고속동작을 위한 디램으로 나뉘어지며, 각각 서로 상이한 제작 공정 및 구조를 통해 구현됨 5) 3차원 전면 게이트 구조를 갖는 비휘발성 디램 소자는 고밀도로 집적될 수 있음 6) 3차원 전면 게이트 구조를 갖는 비휘발성 디램 소자는 기존의 실리콘 소자 제작 공정과 호환될 수 있는 방법에 의해 제작됨 7) 제작된 비휘발성 디램 소자의 전기적 특성 평가를 통해 메모리 동작들 각각이 실험적으로 검증됨 |
| 응용분야 | 1) 플래시메모리, 멀티비트 |
| 시장규모 및 동향 |
1) SSD 특징 - SSD(Solid-State Drive)는 플래시 메모리와 같은 고체-물성(solid-state) 메모리 소자를 이용하는 데이터 저장 장치임 - SSD는 기존의 하드디스크(HDD: Hard Disk Drive)와 달리 반도체 및 전자적 구동 회로로만 구성될 뿐, 기계적인 부품을 갖지 않음 - 따라서, SSD는 데이터의 입출력 속도, 소모 전력, 내충격성 등 다양한 측면에 있어서, HDD에 비해 매우 매력적인 특성을 갖음 2) SSD 시장성 - 세계적 시장 조사 기관인 iSuppli의 2009년 3분기 조사 결과에 따르면 2013년에는 SSD가 전체 PC 용 저장 장치 시장에서 약 12.4%의 점유율을 가질 것으로 예상됨 - 이러한 예상에 맞춰, 실제로 SSD의 시장 점유율은 매년 증가하고 있는 추세임 |
| 희망거래유형 | |
| 사업화적용실적 | |
| 도입시고려사항 |
| 과제고유번호 | 1345072327 |
|---|---|
| 세부과제번호 | R0A-2007-000-20028-0 |
| 연구과제명 | 나노소자를위한trans-scale융합기술개발 |
| 성과구분 | 등록 |
| 부처명 | 교육과학기술부 |
| 연구관리전문기관명 | 한국과학재단 |
| 연구주관기관명 | 한국과학기술원 |
| 성과제출연도 | 2008 |
| 연구기간 | 200707~201206 |
| 기여율 | 1 |
| 연구개발단계명 | 기초연구 |
| 6T분류명 | NT(나노기술) |
| 과제고유번호 | 1415077324 |
|---|---|
| 세부과제번호 | 10029907 |
| 연구과제명 | 차세대비휘발성메모리(테라비트급NFGM,PoRAM,ReRAM)개발 |
| 성과구분 | 출원 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 한국산업기술평가원 |
| 연구주관기관명 | 한양대학교 |
| 성과제출연도 | 2007 |
| 연구기간 | 200708~200907 |
| 기여율 | 1 |
| 연구개발단계명 | 개발연구 |
| 6T분류명 | IT(정보기술) |
특허성과
| [1020080123751] | 융합 메모리 소자, 융합 메모리 소자의 제조방법 및 동작방법 | 새창보기 |
|---|---|---|
| [1020080121159] | 커패시터리스 디램 및 이의 제조 방법 | 새창보기 |
| [1020080107504] | 바이오 센서 및 그 제조 방법 | 새창보기 |
| [1020080103983] | 전계효과 트랜지스터의 기생 게이트 전계효과를 이용한 바이오 센서 및 그 제조 방법 | 새창보기 |
| [1020080095719] | 비휘발성 메모리 소자 및 그 제조방법 | 새창보기 |
| [1020080080675] | 비휘발성 반도체 메모리 소자 및 그 제조방법 | 새창보기 |
| [1020080079567] | 비휘발성 반도체 메모리 소자 및 그 제조방법 | 새창보기 |
| [1020080069132] | 초소수성 및 초발수성 표면을 갖는 패턴 및 그 형성방법 | 새창보기 |
| [1020080051403] | 저항변화메모리 및 제조방법 | 새창보기 |
| [1020080049992] | 비휘발성 반도체 메모리 소자 및 그 제조방법 | 새창보기 |
| [1020070128250] | 비휘발성 기억 장치 및 그 쓰기 방법 | 새창보기 |
| [1020070126862] | 유기 메모리 소자 및 그의 제조방법 | 새창보기 |
| [1020070125918] | 비휘발성 기억 장치 및 그 읽기 방법 | 새창보기 |
| [1020070119250] | 실리콘 카바이드 나노입자를 이용한 비휘발성 메모리 소자 및 이의 제조방법 | 새창보기 |
| [1020070107464] | 상온 공정에 의한 저항 변화 기억 소자용 박막 구조물의제조 방법 | 새창보기 |
| [1020070107462] | 높은 소자 수율을 갖는 저항 변화 기억 소자용 박막 구조물 | 새창보기 |
| [1020070104819] | 나노도트층을 이용한 반도체소자 및 그의 제조방법 | 새창보기 |
| [1020070098626] | 금속 산화막 증착 방법 | 새창보기 |
| [1020070084717] | 메모리 소자 및 그 제조방법 | 새창보기 |
| [1020070077740] | 커패시터리스 디램 특성과 저항변화물질에 의한 비휘발성메모리 특성을 갖는 비휘발성 디램 | 새창보기 |
| [1020070069919] | 유기 소자의 보호막 제조방법 | 새창보기 |
| [1020070047670] | 에칭 알루미늄 하부기판을 사용하는Ｐ（ＶＤＦ－ＴｒＦＥ） 기반 커패시터 및Ｐ（ＶＤＦ－ＴｒＦＥ）기반 커패시터에서의 고온 안정성향상 방법 | 새창보기 |
| [1020070045116] | 커패시터리스 디램 및 그 제조 방법 | 새창보기 |
| [1020070042524] | 핀펫 구조의 디램 셀 트랜지스터 제조 방법 | 새창보기 |
| [1020070036124] | [비휘발성 메모리 기반 저장장치]3차원 전면 게이트 구조를 갖는 비휘발성 디램 소자 기술 | 새창보기 |
| [1020070024835] | 비휘발성 메모리 셀 및 그 제조방법 | 새창보기 |
| [1020070019281] | 비휘발성 메모리 전자소자 및 그 제조방법 | 새창보기 |
| [1020070018271] | 나노선나노입자 이종결합의 비휘발성 메모리 전자소자 및그 제조방법 | 새창보기 |
| [1020070018259] | 나노선나노입자 이종결합의 비휘발성 메모리 전자소자 제조방법 | 새창보기 |
| [1020070012606] | 비휘발성 메모리 소자의 구동방법 | 새창보기 |
| [1020070009087] | 비휘발성 메모리 소자 및 그 제조방법 | 새창보기 |
| [1020060120333] | 비휘발성 메모리 소자와 그 제조방법 및 구동방법 | 새창보기 |
| [1020060119559] | 비휘발성 메모리 소자 및 그 제조 방법 | 새창보기 |
| [1020060112409] | 유기 쌍안정성 기억 소자 및 그 제조 방법 | 새창보기 |
| [1020060092300] | 노이즈에 둔감한 디코딩 신호를 출력하는 디코더 및 이를포함하는 반도체 메모리 장치 | 새창보기 |
| [1020060086577] | 메모리 셀 선택 회로를 포함하는 반도체 메모리 장치와그것의 동작 방법 | 새창보기 |
| [1020060083271] | 비 휘발성 메모리 및 그 제조방법 | 새창보기 |
| [1020060071746] | 전하 전송 스위치 및 전압 발전기 | 새창보기 |
| [1020060054986] | ＲｅＲＡＭ 소자 및 그 제조 방법 | 새창보기 |
| [1020060053107] | 에피택시 버퍼층을 이용한 비휘발성 기억소자 및 그제조방법 | 새창보기 |
| [1020060044063] | 유전체 박막을 포함하는 메모리 소자 및 그 제조방법 | 새창보기 |
| [1020060035654] | 유기 반도체 소자 및 그 제작 방법 | 새창보기 |
| [1020060003922] | 폴리머 메모리 소자 및 이의 제조 방법 | 새창보기 |
| [1020050104301] | 플래시 메모리 소자 및 그 제조방법 | 새창보기 |
| [1020050092063] | 플라즈마 가스처리를 이용한 산화박막의 안정성이 우수한ＲｅＲＡＭ 소자의 제조방법 | 새창보기 |
| [1020050077057] | 웰 구조를 갖는 ＣＭ ＯＳ소자 | 새창보기 |
| [1020050054341] | 절연막의 적층증착에 의한 저항 메모리 소자의 제조방법 | 새창보기 |
| [1020050033631] | 플래시 메모리 소자 | 새창보기 |
| [1020050028225] | 저항변화 기억소자용 박막 구조물 및 그 제조 방법 | 새창보기 |
| [1020050003886] | 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법 | 새창보기 |
중요키워드
| [KST2015118268][한국과학기술원] | 그래핀을 이용한 수직 나노선 구조의 나노 소자 및 그 형성 방법 | 새창보기 |
|---|---|---|
| [KST2015116558][한국과학기술원] | 멀티비트 메모리 소자 | 새창보기 |
| [KST2015119196][한국과학기술원] | 다결정 실리콘 박막을 이용한 EEPROM 및 플래시메모리와 그 제조방법 | 새창보기 |
| [KST2015118480][한국과학기술원] | 충돌 이온화 금속산화반도체를 이용한 플래시 메모리 | 새창보기 |
| [KST2018011208][한국과학기술원] | 비휘발성 메모리 소자, 이의 데이터 소거 방법 및 이를 포함하는 전자 시스템 | 새창보기 |
| [KST2015111345][한국과학기술원] | 절연체로 N2O 플라즈마 산화막을 이용한 EEPROM 및 플래시 메모리와 그 제조방법 | 새창보기 |
| [KST2015113382][한국과학기술원] | 이중블록공중합체를 기반으로 한 마이셀 템플릿으로 합성된 금속 나노크리스탈이 삽입된 3차원 구조의 비휘발성 메모리의 제조방법 | 새창보기 |
| [KST2021009452][한국과학기술원] | 양자회로 에러 보정 방법 및 그 장치 | 새창보기 |
| [KST2015112955][한국과학기술원] | 탄소나노튜브 수직성장법을 통한 ＣＯＢ타입 슈퍼 캐패시터형성 방법 | 새창보기 |
| [KST2019024102][한국과학기술원] | 수직 집적 다층 전면-게이트 나노선 채널 기반의 디램 및 플래쉬 메모리의 선택적 동작이 가능한 융합 메모리 및 그 제작 방법 | 새창보기 |
| [KST2015119316][한국과학기술원] | 메모리 소자 및 그 제조방법 | 새창보기 |
| [KST2015117293][한국과학기술원] | 3차원 구조의 비휘발성 메모리 소자를 초고층으로 확장하는 방법 | 새창보기 |
| [KST2021008896][한국과학기술원] | 오류가 있는 고전적 학습 표본에 대한 패리티 학습 양자 알고리즘, 양자 회로 및 이를 이용한 시스템 | 새창보기 |
| [KST2015111973][한국과학기술원] | 이중-게이트 플래쉬 메모리소자 및 그 제조방법 | 새창보기 |
| [KST2017010669][한국과학기술원] | 밴드 오프셋을 이용한 다중 비트 커패시터리스 디램 및 그 제조 방법(MULTI BIT CAPACITORLESS DRAM USING BAND OFFSET TECHNOLOGY AND MANUFACTURING METHOD THEREOF) | 새창보기 |
| [KST2015119416][한국과학기술원] | 저항 변화 메모리 | 새창보기 |
| [KST2015114190][한국과학기술원] | 3차원 구조의 비휘발성 메모리 소자, 그 제조 방법 및 메모리 칩 | 새창보기 |
| [KST2023003291][한국과학기술원] | 자발적 카이랄 대칭파괴를 이용한 물리적 복제방지용 구조체 및 그 제조방법 | 새창보기 |
| [KST2022017541][한국과학기술원] | 양극 접합이 삽입된 게이트 메모리 소자 및 그 제조 방법 | 새창보기 |
| [KST2015117798][한국과학기술원] | 비휘발성 반도체 메모리 소자 및 그 제조방법 | 새창보기 |
| [KST2015115518][한국과학기술원] | 광유기 플래시 메모리 소자 및 그 제조방법, 광 검출기 | 새창보기 |
| [KST2015117263][한국과학기술원] | 초고집적도 디램 커패시터용 스트론튬-납 티탄산 박막의 제조방법 | 새창보기 |
| [KST2015114652][한국과학기술원] | 비휘발성 강유전체 랜덤 억세스 메모리의 캐패시터용비스무스-세리움 티탄산 박막 | 새창보기 |
| [KST2015112331][한국과학기술원] | 백―바이어스를 이용하여 ＳＯＩ 기판에 형성된 플래시 블록을 소거하기 위한 플래시 메모리 소자의 제조 방법, 그 소거 방법 및 그 구조 | 새창보기 |
| [KST2015116039][한국과학기술원] | 쌍극자를 가진 자기조립 단분자막을 포함하는 비휘발성 메모리 소자 | 새창보기 |
| [KST2016007850][한국과학기술원] | 혼합 블록공중합체를 이용한 링 형태 전자소자 제조방법 및 이에 의하여 제조된 링 형태 전자소자(Method for patterning block copolymer using mixed solvent and mixed block copolymer and method for manufacturing nanostructures using the same) | 새창보기 |
| [KST2015112743][한국과학기술원] | 기계적인 스위치를 이용한 비휘발성 메모리 셀 및 그어레이 | 새창보기 |
| [KST2015112898][한국과학기술원] | 반도체 메모리 소자 및 그 제조방법 | 새창보기 |
| [KST2017009906][한국과학기술원] | 다중 비트 커패시터리스 디램 및 그 제조 방법(MULTI BIT CAPACITORLESS DRAM AND MANUFACTURING METHOD THEREOF) | 새창보기 |
| [KST2015117042][한국과학기술원] | 그래핀 게이트 전극을 이용한 비휘발성 메모리 소자 | 새창보기 |
| 심판사항 정보가 없습니다 |
|---|