1 |
1
기판;상기 기판상에 형성된 소스 및 드레인;상기 기판상에 형성된 복수의 나노와이어 채널;상기 복수의 나노와이어 채널에 형성된 복수의 게이트 절연막; 및상기 복수의 게이트 절연막상에 형성된 게이트;를 포함하고,상기 복수의 나노와이어 채널 중 2개 이상의 나노와이어 채널은 서로 다른 문턱 전압을 가지며, 각각의 게이트 절연막은 각각의 나노와이어 채널을 둘러싸며 형성되고,하나의 게이트 절연막에 둘러싸여 형성된 하나의 나노와이어 채널은,실리콘층;상기 실리콘층을 둘러싸며 형성된 제1 에피택셜층; 및상기 제1 에피택셜층을 둘러싸며 형성된 제2 에피택셜층;을 포함하되,상기 제1 에피택셜층의 에너지 밴드갭(Energy band gap)은 상기 실리콘층 및 상기 제2 에피택셜층 각각의 에너지 밴드갭보다 작은, 다중 비트 커패시터리스 디램
|
2 |
2
제1항에 있어서,상기 제1 에피택셜층은 에피택시로 성장한 Si1-xGex층인 다중 비트 커패시터리스 디램
|
3 |
3
제1항에 있어서,상기 제1 에피택셜층은 에피택시로 성장한 Si1-xCx층인 다중 비트 커패시터리스 디램
|
4 |
4
제1항에 있어서,상기 제2 에피택셜층은 에피택시로 성장한 실리콘층인 다중 비트 커패시터리스 디램
|
5 |
5
제1항 내지 제4항 중 어느 한 항에 있어서,상기 2개 이상의 나노와이어 채널은, 도핑 이온의 종류, 깊이, 농도 및 각도 중 적어도 하나를 달리함으로써 서로 다른 문턱 전압을 가지는 다중 비트 커패시터리스 디램
|
6 |
6
제1항 내지 제4항 중 어느 한 항에 있어서,상기 2개 이상의 나노와이어 채널은, 단면의 형상 또는 면적을 달리함으로써 서로 다른 문턱 전압을 가지는 다중 비트 커패시터리스 디램
|
7 |
7
제1항 내지 제4항 중 어느 한 항에 있어서,상기 2개 이상의 나노와이어 채널은, 식각 물질의 종류, 식각 물질의 농도, 식각 시간, 진공도 및 식각 온도 중 적어도 하나를 달리하여 식각됨으로써, 서로 상이한 단면 형상 또는 면적을 가지는 다중 비트 커패시터리스 디램
|
8 |
8
제1항 내지 제4항 중 어느 한 항에 있어서,상기 다중 비트 커패시터리스 디램의 동작을 제어하는 컨트롤러; 및상기 복수의 나노와이어 채널의 문턱 전압에 기초한, 상기 복수의 나노와이어 채널 각각에 대한 구동 전압을 저장하는 저장부;를 더 포함하고,상기 컨트롤러는, 상기 게이트 및 상기 드레인 중 적어도 하나에 인가되는 구동 전압을 컨트롤함으로써, 2비트 이상의 데이터를 프로그램(program)시키거나 이레이즈(erase)시키는 다중 비트 커패시터리스 디램
|
9 |
9
(a) 기판에 하드마스크를 증착하는 단계;(b) 상기 하드마스크의 적어도 일부를 식각하는 단계;(c) 이방성 식각을 통하여 상기 기판에 나노와이어를 패터닝하는 단계;(d) 상기 기판에 보호막을 형성하는 단계;(e) 등방성 식각을 통하여 상기 기판에 나노와이어 채널을 형성하는 단계;(f) 상기 (c)단계 내지 (e)단계를 반복하여, 복수의 나노와이어 채널 및 상기 복수의 나노와이어 채널 각각을 둘러싼 복수의 게이트 절연막 각각을 형성하는 단계;(g) 소스, 드레인 및 게이트를 형성하는 단계;를 포함하고,상기 (f)단계는, 상기 복수의 나노와이어 채널이 각각 상이한 문턱 전압을 갖도록 처리하고, 하나의 게이트 절연막에 둘러싸여 형성된 하나의 나노와이어 채널에 실리콘층, 상기 실리콘층을 둘러싼 제1 에피택셜층 및 상기 제1 에피택셜층을 둘러싼 제2 에피택셜층을 형성시키되, 상기 제1 에피택셜층의 에너지 밴드갭은 상기 실리콘층 및 상기 제2 에피택셜층 각각의 에너지 밴드갭보다 작은, 다중 비트 커패시터리스 디램의 제조 방법
|
10 |
10
제9항에 있어서,상기 제1 에피택셜층은 상기 나노와이어 채널을 둘러싸며 에피택시로 성장되는 Si1-xGex층인 다중 비트 커패시터리스 디램의 제조 방법
|
11 |
11
제9항에 있어서,상기 제1 에피택셜층은 상기 나노와이어 채널을 둘러싸며 에피택시로 성장되는 Si1-xCx층인 다중 비트 커패시터리스 디램의 제조 방법
|
12 |
12
제9항에 있어서,상기 제2 에피택셜층은 상기 제1 에피택셜층을 둘러싸며 에피택시로 성장되는 실리콘층인 다중 비트 커패시터리스 디램의 제조 방법
|
13 |
13
제9항에 있어서,상기 (f)단계는,각각의 나노와이어 채널을 형성시킬 때마다, 도핑 이온의 종류, 깊이, 농도 및 주입 각도 중 적어도 하나를 달리하여 도펀트를 주입함으로써, 상기 복수의 나노와이어 채널 각각이 상이한 문턱 전압을 갖도록 처리하는 다중 비트 커패시터리스 디램의 제조 방법
|
14 |
14
제9항에 있어서,상기 (f)단계는,각각의 나노와이어 채널을 형성시킬 때마다, 식각 물질의 종류, 식각 물질의 농도, 식각 시간, 진공도 및 식각 온도 중 적어도 하나를 달리함으로써, 상기 복수의 나노와이어 채널 각각이 상이한 문턱 전압을 갖도록 처리하는 다중 비트 커패시터리스 디램의 제조 방법
|
15 |
15
삭제
|
16 |
16
삭제
|
17 |
17
삭제
|
18 |
18
삭제
|
19 |
19
삭제
|
20 |
20
삭제
|