| 1 |
1
양방향 래치 회로에 있어서,제 1 인버터 및 제 2 인버터로 이루어진 데이터 저장부; 상기 제 1 인버터의 입력단자와 그 출력단자가 접속되고, 제 1 클럭 신호에 동기되어 활성화되는 제 1 삼상태(tri-state) 인버터; 및상기 제 2 인버터의 입력단자와 그 출력단자가 접속되고, 제 2 클럭 신호에 동기되어 활성화되는 제 2 삼상태(tri-state) 인버터를 포함하되,상기 제 1 클럭 신호의 인가에 따라 상기 제 1 삼상태 인버터의 출력이 제 1 방향으로 상기 데이터 저장부로 전달되도록하고,상기 제 2 클럭 신호의 인가에 따라 상기 제 2 삼상태 인버터의 출력이 제 2 방향으로 상기 데이터 저장부로 전달되도록하는 것인 양방향 래치 회로
|
| 2 |
2
제 1 항에 있어서,상기 제 1 삼상태 인버터는전원 전압 단자와 접지 단자 사이에 순차적으로 직렬 접속된 제 1 P 형 스위칭 소자, 제 2 P 형 스위칭 소자, 제 1 N형 스위칭 소자 및 제 2 N 형 스위칭 소자를 포함하고,상기 제 1 P형 스위칭 소자는 반전된 제 1 클럭 신호에 따라 스위칭되고,상기 제 1 N형 스위칭 소자는 상기 제 1 클럭 신호에 따라 스위칭되고,상기 제 2 P형 스위칭 소자 및 제 2N 형 스위칭 소자는 제 1 입력 신호에 따라 스위칭되는 것이고,상기 제 2 삼상태 인버터는전원 전압 단자와 접지 단자 사이에 순차적으로 직렬 접속된 제 1 P 형 스위칭 소자, 제 2 P 형 스위칭 소자, 제 1 N형 스위칭 소자 및 제 2 N 형 스위칭 소자를 포함하고,상기 제 1 P형 스위칭 소자는 반전된 제 2 클럭 신호에 따라 스위칭되고,상기 제 1 N형 스위칭 소자는 상기 제 2 클럭 신호에 따라 스위칭되고,상기 제 2 P형 스위칭 소자 및 제 2 N 형 스위칭 소자는 제 2 입력 신호에 따라 스위칭되는 것인 양방향 래치 회로
|
| 3 |
3
양방향 선입선출 메모리에 있어서,클럭신호에 따라 제 1 방향 또는 제 2 방향으로 데이터를 전달하는 양방향 래치가 복수개 접속된 것이되,상기 양방향 래치는제 1 인버터 및 제 2 인버터로 이루어진 데이터 저장부; 상기 제 1 인버터의 입력단자와 그 출력단자가 접속되고, 제 1 클럭 신호에 동기되어 활성화되는 제 1 삼상태 인버터; 및상기 제 2 인버터의 입력단자와 그 출력단자가 접속되고, 제 2 클럭 신호에 동기되어 활성화되는 제 2 삼상태 인버터를 포함하되,상기 제 1 클럭 신호의 인가에 따라 상기 제 1 삼상태 인버터의 출력이 제 1 방향으로 상기 데이터 저장부로 전달되도록 하고,상기 제 2 클럭 신호의 인가에 따라 상기 제 2 삼상태 인버터의 출력이 제 2 방향으로 상기 데이터 저장부로 전달되도록 하는 것인 양방향 선입 선출 메모리
|
| 4 |
4
제 3 항에 있어서,상기 제 1 클럭 신호의 인가에 따라 전체 양방향 래치들이 제 1 방향으로 데이터를 전달하고, 상기 제 2 클럭 신호의 인가에 따라 전체 양방향 래치들이 제 2 방향으로 데이터를 전달하는 양방향 선입 선출 메모리
|
| 5 |
5
컨볼루션 뉴럴 네트워크(Convolutional Neural Network) 에서 컨볼루션 연산을 처리하는 장치 있어서,클럭신호에 따라 제 1 방향 또는 제 2 방향으로 데이터를 전달하는 양방향 래치들이 접속된 적어도 하나 이상의 양방향 선입선출 메모리를 포함하고,상기 장치는 입력 값과 필터의 컨볼루션 곱을 수행하되,상기 양방향 래치는 제 1 인버터 및 제 2 인버터로 이루어진 데이터 저장부; 상기 제 1 인버터의 입력단자와 그 출력단자가 접속되고, 제 1 클럭 신호에 동기되어 활성화되는 제 1 삼상태 인버터; 및상기 제 2 인버터의 입력단자와 그 출력단자가 접속되고, 제 2 클럭 신호에 동기되어 활성화되는 제 2 삼상태 인버터를 포함하되,상기 제 1 클럭 신호의 인가에 따라 상기 제 1 삼상태 인버터의 출력이 제 1 방향으로 상기 데이터 저장부로 전달되도록 하고,상기 제 2 클럭 신호의 인가에 따라 상기 제 2 삼상태 인버터의 출력이 제 2 방향으로 상기 데이터 저장부로 전달되도록 하는 것이고,제 1 컨볼루션 곱 연산처리에 대응하여, 입력 값 행렬 중 상기 필터의 크기에 해당하는 윈도우에 대응하는 제 1 입력 값들을 상기 양방향 선입선출 메모리에 저장하고,상기 제 1 컨볼루션 곱 연산처리에 이어지는 제 2 컨볼루션 곱 연산처리에 대응하여, 상기 제 1 입력 값들의 위치로부터 상기 제1 방향 또는 제 2 방향으로 상기 윈도우를 소정의 크기 만큼 이동한 위치에 대응하는 제 2 입력 값들을 상기 양방향 선입선출 메모리에 저장하되, 상기 윈도우의 이동 크기는 상기 제 1 입력 값과 제 2 입력 값의 일부 데이터가 중복 되도록 설정된 것인 컨볼루션 연산 처리 장치
|
| 6 |
6
제 5 항에 있어서,상기 제 2 입력 값은 상기 제 1 입력 값과 중첩되는 중첩 데이터와 상기 제 1 입력 값과 중첩되지 않는 신규 데이터를 포함하며,상기 제 1 입력 값이 저장된 양방향 선입 선출 메모리에 상기 제 2 입력 값을 저장할 때, 상기 윈도우가 제 1 방향으로 이동하는 경우, 상기 양방향 선입 선출 메모리는 제 2 방향으로 데이터를 전달하는 모드로 설정되어, 상기 제 1 입력 값 중 상기 제 2 입력 값과 중첩되지 않은 데이터 들은 제 2 방향으로 이동되어 삭제되고, 상기 신규 데이터가 상기 제 2 방향으로 이동되어 저장되고, 상기 중첩 데이터는 상기 윈도우의 이동 크기 만큼 제 2 방향으로 이동되는 것인 컨볼루션 연산 처리 장치
|
| 7 |
7
제 5 항에 있어서,상기 제 2 입력 값은 상기 제 1 입력 값과 중첩되는 중첩 데이터와 상기 제 1 입력 값과 중첩되지 않는 신규 데이터를 포함하며,상기 제 1 입력 값이 저장된 양방향 선입 선출 메모리에 상기 제 2 입력 값을 저장할 때, 상기 윈도우가 제 2 방향으로 이동하는 경우, 상기 양방향 선입 선출 메모리는 제 1 방향으로 데이터를 전달하는 모드로 설정되어, 상기 제 1 입력 값 중 상기 제 2 입력 값과 중첩되지 않은 데이터 들은 제 1 방향으로 이동되어 삭제되고, 상기 신규 데이터가 상기 제 1 방향으로 이동되어 저장되고, 상기 중첩 데이터는 상기 윈도우의 이동 크기 만큼 제 1 방향으로 이동되는 것인, 컨볼루션 연산 처리 장치
|
| 8 |
8
제 5 항에 있어서,상기 윈도우의 이동에 따라 상기 입력 값 행렬에서 제 1 방향의 단부 또는 제 2 방향의 단부에 상기 윈도우가 위치하는 경우, 다음 입력 값 설정시 상기 윈도우를 수직 방향으로 소정의 크기 만큼 이동 시키고, 이동된 윈도우에 해당하는 입력 값을 상기 양방향 선입 선출 메모리에 저장하되,윈도우의 이동전 입력 값과 윈도우의 이동 후 입력 값의 일부가 서로 중첩되도록 하는 것인 컨볼루션 연산 처리 장치
|
