| 1 |
1
입력 특징맵에 대한 인공 신경망 연산 동작을 수행하는 연산부; 및상기 연산부의 인공 신경망 연산 동작에 기초하여, 상기 입력 특징맵에 대한 분류 동작을 수행하는 분류부를 포함하며,상기 연산부는 상기 입력 특징맵과 필터에 대한 XNOR 연산 동작을 수행하는 XNOR 연산 회로; 및상기 XNOR 연산 회로의 XNOR 연산 결과에 기초하여, 이진화 동작을 수행하는 이진화 회로를 포함하고, 상기 XNOR 연산 회로는 복수의 매치라인들에 연결되며, 상기 입력 특징맵의 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이; 및상기 복수의 매치라인들 중 적어도 하나의 매치라인을 프리차지하는 프리차지 회로를 포함하며, 상기 메모리 셀 어레이는 복수의 소스라인들에 연결되며, 상기 복수의 소스라인들을 통하여 상기 필터의 웨이트 데이터가 제공되고,상기 메모리 셀 어레이는 기준 매치라인에 연결되며, 상기 기준 매치라인에 대한 디스차지 경로를 생성하거나 차단하는 복수의 기준 셀들을 포함하며, 상기 이진화 동작은 상기 입력 특징맵의 데이터와 상기 필터의 웨이트 데이터 사이의 매칭(matching)된 횟수가 많은지 또는 미스매칭(mismatching)된 횟수가 많은지에 따라 판단된 결과를 이진수로 출력하는 동작인, 인공 신경망 장치
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
제1 항에 있어서,상기 복수의 메모리 셀들 중 적어도 하나의 메모리 셀은,상기 복수의 매치라인들 중 선택된 매치라인에 연결되며, 저장된 데이터의 상보 값에 응답하여 턴-온 또는 턴-오프 되는 제1 트랜지스터;상기 선택된 매치라인에 연결되며, 상기 저장된 데이터에 응답하여 턴-온 또는 턴-오프 되는 제2 트랜지스터; 상기 제1 트랜지스터에 연결되며, 상기 복수의 소스라인들 중 선택된 소스라인에 제공되는 데이터에 응답하여 턴-온 또는 턴-오프 되는 제3 트랜지스터; 및상기 제2 트랜지스터에 연결되며, 상기 선택된 소스라인에 제공되는 데이터의 상보 값에 응답하여 턴-온 또는 턴-오프 되는 제4 트랜지스터를 포함하는, 인공 신경망 장치
|
| 5 |
5
제4 항에 있어서,상기 저장된 데이터와 상기 선택된 소스라인을 통하여 제공되는 데이터가 서로 동일한 경우에, 상기 적어도 하나의 메모리 셀은 상기 선택된 매치라인에 대한 디스차지 경로를 차단하고,상기 저장된 데이터와 상기 선택된 소스라인을 통하여 제공되는 데이터가 서로 다른 경우에, 상기 적어도 하나의 메모리 셀은 상기 선택된 매치라인에 대한 디스차지 경로를 생성하는, 인공 신경망 장치
|
| 6 |
6
삭제
|
| 7 |
7
제1 항에 있어서,상기 복수의 기준 셀들 중 적어도 하나의 기준 셀은,상기 기준 매치라인에 연결되며, 디스차지 경로를 차단하는 제1 트랜지스터;상기 기준 매치라인에 연결되며, 상기 필터의 웨이트 값에 응답하여 턴-온 또는 턴-오프 되는 제2 트랜지스터; 상기 제1 트랜지스터에 연결되며, 상기 복수의 소스라인들 중 선택된 소스라인에 제공되는 데이터에 응답하여 턴-온 또는 턴-오프 되는 제3 트랜지스터; 및상기 제2 트랜지스터에 연결되며, 상기 선택된 소스라인에 제공되는 데이터의 상보 값에 응답하여 턴-온 또는 턴-오프 되는 제4 트랜지스터를 포함하는, 인공 신경망 장치
|
| 8 |
8
제7 항에 있어서,인공 신경망 연산 동작이 수행될 때에, 상기 복수의 기준 셀들 중 일부는 상기 기준 매치라인에 대한 디스차지 경로를 생성하고, 상기 복수의 기준 셀들 중 다른 일부는 상기 기준 매치라인에 대한 디스차지 경로를 차단하는, 인공 신경망 장치
|
| 9 |
9
제1 항에 있어서,상기 복수의 기준 셀들은 데이터를 저장하지 않는, 인공 신경망 장치
|
| 10 |
10
제1 항에 있어서,상기 이진화 회로는복수의 TDA들; 및상기 복수의 매치라인들과 상기 복수의 TDA들 사이에 배치된 딜레이 버퍼를 포함하며,상기 복수의 TDA들은 상기 복수의 매치라인들 중 대응하는 매치라인에 각각 연결되고, 상기 기준 매치라인에는 공통적으로 연결되는, 인공 신경망 장치
|
| 11 |
11
제10 항에 있어서,상기 복수의 TDA들 중 적어도 하나의 TDA는,상기 복수의 매치라인들 중 대응하는 매치라인의 디스차지 속도와 상기 기준 매치라인의 디스차지 속도의 비교 결과에 기초하여, 출력 특징맵의 데이터를 출력하는, 인공 신경망 장치
|
| 12 |
12
제1 항에 있어서,상기 복수의 메모리 셀들은상기 복수의 매치라인들 중 제1 매치라인에 대응하는 제1 그룹의 메모리 셀들; 및상기 복수의 매치라인들 중 상기 제1 매치라인과 다른 제2 매치라인에 대응하는 제2 그룹의 메모리 셀들을 포함하며,상기 입력 특징맵의 데이터는 상기 제1 그룹의 메모리 셀들과 상기 제2 그룹의 메모리 셀들에 중첩하여 저장되는, 인공 신경망 장치
|
| 13 |
13
제12 항에 있어서,상기 제1 그룹에 저장된 데이터에 대한 인공 신경망 연산 동작과 상기 제2 그룹에 저장된 데이터에 대한 인공 신경망 연산 동작은 동시에 수행되는, 인공 신경망 장치
|
| 14 |
14
제1 항에 있어서,상기 복수의 메모리 셀들은상기 복수의 매치라인들 중 제1 매치라인에 대응하는 제1 그룹의 메모리 셀들; 및상기 복수의 매치라인들 중 상기 제1 매치라인과 다른 제2 매치라인에 대응하는 제2 그룹의 메모리 셀들을 포함하며,상기 입력 특징맵의 데이터는 상기 제1 그룹의 메모리 셀들과 상기 제2 그룹의 메모리 셀들에 중첩되지 않고 저장되는, 인공 신경망 장치
|
| 15 |
15
제1 항에 있어서,상기 메모리 셀 어레이는,상기 복수의 메모리 셀들을 저장하는 복수의 뱅크들; 및상기 복수의 뱅크들 사이에 배치된 매치라인 스위치 회로를 포함하는, 인공 신경망 장치
|
| 16 |
16
제15 항에 있어서,상기 매치라인 스위치 회로는, 상기 필터의 슬라이딩 동작에 기초하여, 상기 복수의 뱅크들 중 제1 뱅크의 매치라인을 선택하고, 상기 제1 뱅크와 인접한 제2 뱅크의 매치라인을 선택하며, 상기 제1 뱅크의 선택된 매치라인과 상기 제2 뱅크의 선택된 매치라인을 전기적으로 서로 연결시키는, 인공 신경망 장치
|
| 17 |
17
메모리 셀 어레이에 입력 특징맵의 데이터를 저장하는 단계;상기 메모리 셀 어레이에 연결된 복수의 매치라인들 중 적어도 하나의 매치라인을 프리차지하는 단계; 상기 메모리 셀 어레이에 연결된 복수의 소스라인들 중 적어도 하나의 소스라인을 통하여 필터의 웨이트 데이터를 제공하는 단계; 및상기 메모리 셀 어레이에 저장된 데이터와 상기 필터의 웨이트 데이터에 기초하여, 상기 적어도 하나의 매치라인에 대한 이벨류에이션 동작이 수행되는 단계; 및상기 적어도 하나의 매치라인에 대한 디스차지 속도와 기준 매치라인에 대한 디스차지 속도의 비교 결과에 기초하여, 출력 특징맵의 데이터를 출력하는 단계를 포함하고, 상기 이벨류에이션 동작은 상기 적어도 하나의 매치라인에 연결된 메모리 셀들이 턴-온 되거나 턴-오프 됨에 따라, 상기 적어도 하나의 매치라인에 대한 디스차지 경로(discharge path)가 생성되거나 차단되는 동작인, 인공 신경망 장치의 동작 방법
|
| 18 |
18
삭제
|
| 19 |
19
제17 항에 있어서,상기 복수의 매치라인들 중 제1 매치라인 및 상기 제1 매치라인과 다른 제2 매치라인에 대한 이벨루에이션 동작은 동시에 수행되는, 인공 신경망 장치의 동작 방법
|
| 20 |
20
제17 항에 있어서, 상기 메모리 셀 어레이에는 상기 입력 특징맵의 데이터가 중첩하여 저장되는, 인공 신경망 장치의 동작 방법
|
