| 1 |
1
이종 접합 회로의 제조 방법에 있어서, 도파관(waveguide)의 적어도 일부에 제1 전극을 증착하는 단계와,하단에 제2 전극을 포함하는 반도체를 상기 제1 전극 상으로 이동하는 단계와, 상기 반도체의 상단에 제3 전극을 증착하는 단계를 포함하고, 상기 도파관과 상기 반도체로 서로 상이한 물질을 포함하며,상기 제1 전극은 제1 영역 및 제2 영역을 포함하고, 상기 반도체는 상기 이동에 기반하여, 상기 제1 영역 상에 위치되고, 상기 이종 접합 회로의 제조 방법은 상기 제2 영역 상에 제4 전극을 증착하는 단계를 더 포함하는 이종 접합 회로의 제조 방법
|
| 2 |
2
청구항 1에 있어서, 상기 이동하는 단계는, 상기 반도체의 적어도 일부에 열을 제공하는 것에 기반하여 미세기포를 생성하는 단계와, 상기 생성된 미세기포를 이동하는 것에 기반하여, 상기 반도체를 상기 제1 전극 상으로 이동하는 단계와, 상기 반도체가 상기 제1 전극 상에 위치함에 대응하여, 상기 미세기포를 제거하는 단계를 더 포함하는 이종 접합 회로의 제조 방법
|
| 3 |
3
청구항 2에 있어서, 상기 생성된 미세기포는, 상기 반도체에 열을 인가하는 열원의 이동에 따라 이동되고, 상기 미세기포를 제거하는 단계는, 상기 열의 제공을 중단함으로써 상기 미세기포를 제거하는 단계를 포함하는이종 접합 회로의 제조 방법
|
| 4 |
4
청구항 2에 있어서, 상기 미세기포는 상기 반도체의 상단에 접합하여 생성된 이종 접합 회로의 제조 방법
|
| 5 |
5
삭제
|
| 6 |
6
청구항 1에 있어서,상기 제1 전극은, 제3 영역을 더 포함하고, 상기 제1 영역과 상기 제2 영역은 상기 제3 영역에 의해 연결된이종 접합 회로의 제조 방법
|
| 7 |
7
청구항 6에 있어서, 상기 제1 전극, 상기 제2 전극, 상기 제3 전극, 및 상기 제4 전극은 동일한 물질을 포함하고, 상기 제1 전극 및 상기 제2 전극이 연결되고, 상기 제1 전극 및 상기 제4 전극이 연결되어, 상기 제2 전극 및 상기 제4 전극은 전기적으로 연결된이종 접합 회로의 제조 방법
|
| 8 |
8
청구항 6에 있어서, 상기 이종 접합 회로는, 상기 제1 전극과 소정의 거리 간격을 가지고, 상기 도파관의 적어도 일부의 상단에 위치된 산화막을 더 포함하고, 상기 제3 전극의 적어도 일부 및 상기 제4 전극의 적어도 일부는 상기 산화막의 상단에 위치된 이종 접합 회로의 제조 방법
|
| 9 |
9
청구항 6에 있어서, 상기 제1 영역의 모양은 상기 제2 전극의 모양에 상응하는 이종 접합 회로의 제조 방법
|
| 10 |
10
청구항 1에 있어서, 상기 도파관은 실리콘을 포함하고, 상기 반도체은 III-V 화합물 반도체를 포함하는이종 접합 회로의 제조 방법
|
| 11 |
11
이종 접합 회로에 있어서, 실리콘을 포함하는 도파관(waveguide)과,상기 도파관의 적어도 일부 영역 상에 증착된 제1 전극과,하단에 제2 전극을 포함하고 상기 제2 전극이 상기 제1 전극과 인접하도록 위치된 반도체와, 상기 반도체의 상단에 증착된 제3 전극을 포함하고,상기 반도체는 상기 실리콘과 서로 상이한 물질을 포함하며,상기 제1 전극은 제1 영역 및 제2 영역을 포함하고, 상기 반도체는 상기 제1 영역의 상단에 위치되고, 상기 제2 영역의 상단에 제4 전극이 증착된이종 접합 회로
|
| 12 |
12
청구항 11에 있어서,상기 제1 전극은, 제3 영역을 더 포함하고, 상기 제1 영역과 상기 제2 영역은 상기 제3 영역에 의해 연결된이종 접합 회로
|
| 13 |
13
청구항 12에 있어서, 상기 제1 전극, 상기 제2 전극, 상기 제3 전극, 및 상기 제4 전극은 동일한 물질을 포함하고, 상기 제1 전극 및 상기 제2 전극이 연결되고, 상기 제1 전극 및 상기 제4 전극이 연결되어, 상기 제2 전극 및 상기 제4 전극은 전기적으로 연결된이종 접합 회로
|
| 14 |
14
청구항 12에 있어서, 상기 이종 접합 회로는, 상기 제1 전극과 소정의 거리 간격을 가지고, 상기 도파관의 적어도 일부의 상단에 위치된 산화막을 더 포함하고, 상기 제3 전극의 적어도 일부 및 상기 제4 전극의 적어도 일부는 상기 산화막의 상단에 위치된 이종 접합 회로
|
| 15 |
15
청구항 12에 있어서, 상기 제1 영역의 모양은 상기 제2 전극의 모양에 상응하는 이종 접합 회로
|
| 16 |
16
청구항 12에 있어서, 상기 반도체는 III-V 화합물 반도체를 포함하는이종 접합 회로
|
