맞춤기술찾기

이전대상기술

실리콘 광전소자의 제조방법

  • 기술번호 : KST2019024223
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명의 일 관점에 따르면, 실리콘 광전소자의 기판 상에 스핀 코팅 공정으로 도펀트 물질을 함유하는 층을 형성하고 패터닝함으로써 제 1 웰(well)을 형성하기 위한 영역을 덮는 상기 도펀트 물질을 함유하는 패턴을 형성하는 제 1 단계; 상기 기판 및 상기 도펀트 물질을 함유하는 패턴을 덮는 제 1 캐핑막을 형성하는 제 2 단계; 및 상기 제 1 캐핑막을 제거하지 않은 상태에서 제 1 어닐링 공정을 수행함으로써, 상기 도펀트 물질을 함유하는 패턴으로부터 도펀트가 상기 기판 밖으로 확산되었다가 상기 기판 중에서 상기 제 1 웰을 형성하기 위한 영역 이외의 영역으로 다시 들어가는 것을 방지하면서, 상기 도펀트 물질을 함유하는 패턴으로부터 상기 기판 내로 도펀트를 확산시켜 상기 제 1 웰을 형성하는 제 3 단계;를 포함하는, 실리콘 광전소자의 제조방법을 제공한다.
Int. CL H01L 31/18 (2006.01.01) H01L 31/0236 (2006.01.01) H01L 31/0216 (2014.01.01)
CPC H01L 31/1804(2013.01) H01L 31/1804(2013.01) H01L 31/1804(2013.01)
출원번호/일자 1020170071827 (2017.06.08)
출원인 한국과학기술원
등록번호/일자 10-1915219-0000 (2018.10.30)
공개번호/일자
공고번호/일자 (20181105) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2017.06.08)
심사청구항수 6

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 설우석 대한민국 대전광역시 유성구
2 이병주 대한민국 대전광역시 유성구
3 황해철 대한민국 대전광역시 유성구
4 박남수 대한민국 대전광역시 유성구
5 유동은 대한민국 대전광역시 유성구
6 이동욱 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김남식 대한민국 서울특별시 서초구 남부순환로***길 *-*, *층 (양재동, 가람빌딩)(율민국제특허법률사무소)
2 이인행 대한민국 서울특별시 서초구 남부순환로***길 *-*, *층 (양재동, 가람빌딩)(율민국제특허법률사무소)
3 김한 대한민국 서울특별시 서초구 남부순환로***길 *-*, *층 (양재동, 가람빌딩)(율민국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2017.06.08 수리 (Accepted) 1-1-2017-0547422-73
2 선행기술조사의뢰서
Request for Prior Art Search
2017.10.13 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2017.11.27 발송처리완료 (Completion of Transmission) 9-6-2017-0171509-08
4 의견제출통지서
Notification of reason for refusal
2017.11.28 발송처리완료 (Completion of Transmission) 9-5-2017-0831278-70
5 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)
2018.01.26 수리 (Accepted) 1-1-2018-0094727-24
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2018.02.28 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2018-0209171-14
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2018.02.28 수리 (Accepted) 1-1-2018-0209170-68
8 등록결정서
Decision to grant
2018.07.30 발송처리완료 (Completion of Transmission) 9-5-2018-0513979-21
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
실리콘 광전소자의 기판 상에 스핀 코팅 공정으로 도펀트 물질을 함유하는 층을 형성하고 패터닝함으로써 제 1 웰(well)을 형성하기 위한 영역을 덮는 상기 도펀트 물질을 함유하는 패턴을 형성하는 제 1 단계;상기 기판 및 상기 도펀트 물질을 함유하는 패턴을 덮도록 스핀 코팅 공정으로 제 1 캐핑막을 형성하는 제 2 단계; 및상기 제 1 캐핑막을 제거하지 않은 상태에서 제 1 어닐링 공정을 수행함으로써, 상기 도펀트 물질을 함유하는 패턴으로부터 도펀트가 상기 기판 밖으로 확산되었다가 상기 기판 중에서 상기 제 1 웰을 형성하기 위한 영역 이외의 영역으로 다시 들어가는 것을 방지하면서, 상기 도펀트 물질을 함유하는 패턴으로부터 상기 기판 내로 도펀트를 확산시켜 상기 제 1 웰을 형성하는 제 3 단계;를 포함하며, 상기 제 1 캐핑막과 상기 도펀트 물질을 함유하는 패턴 간의 막질 간 응력으로 발생하는 필링을 억제하기 위하여, 상기 제 3 단계;는 상기 제 1 캐핑막과 상기 도펀트 물질을 함유하는 패턴이 상기 제 1 어닐링 공정을 수행할 때 상기 스핀 코팅 공정의 용매가 빠져나가면서 함께 수축 변성되는 단계;를 포함하는,실리콘 광전소자의 제조방법
2 2
삭제
3 3
제 1 항에 있어서,상기 제 3 단계 이후에, 상기 제 1 캐핑막 및 상기 도펀트 물질을 함유하는 패턴을 제거한 후에 제 2 어닐링 공정을 수행함으로써, 상기 제 1 웰로부터 상기 기판 내로 도펀트를 더 확산시켜 제 2 웰을 형성하는 제 4 단계;를 더 포함하는, 실리콘 광전소자의 제조방법
4 4
제 3 항에 있어서,상기 제 4 단계;는,상기 제 1 캐핑막 및 상기 도펀트 물질을 함유하는 패턴을 제거한 후에 상기 제 2 어닐링 공정을 수행하기 전에, 상기 제 1 웰로부터 도펀트가 상기 기판 밖으로 확산되었다가 상기 기판 중에서 상기 제 2 웰을 형성하기 위한 영역 이외의 영역으로 다시 들어가는 것을 방지하도록, 상기 기판 및 상기 제 1 웰을 덮는 제 2 캐핑막을 형성하는 단계;를 더 포함하는, 실리콘 광전소자의 제조방법
5 5
제 3 항에 있어서,상기 제 1 웰은 상기 제 2 웰보다 농도가 더 높으며, 상기 제 2 웰은 상기 제 1 웰보다 정션 깊이가 더 깊은 것을 특징으로 하는, 실리콘 광전소자의 제조방법
6 6
제 5 항에 있어서,상기 제 1 웰은 웰 면적이 수백 ㎛2 내지 수만 ㎛2 이며, 정션의 최대 깊이가 수백 nm이며, 상기 도펀트의 최대 농도가 1020/cm3이며, 상기 제 2 웰은 웰 면적이 수백 ㎛2 내지 수만 ㎛2 이며, 정션의 최대 깊이가 수 ㎛이며, 상기 도펀트의 최대 농도가 1017/cm3인, 실리콘 광전소자의 제조방법
7 7
제 3 항에 있어서,상기 제 1 어닐링 공정은 급속 열처리 공정(RTA: Rapid Thermal Annealing)을 포함하며, 상기 제 2 어닐링 공정은 퍼니스(Furnace) 열처리 공정을 포함하는, 실리콘 광전소자의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 미래창조과학부 나노종합기술원 선행공정,플랫폼기술연구개발사업 나노 실리콘 기반 센서 표준공정 플랫폼 및 회로 기술개발