| 1 |
1
기판으로부터 돌출되고, 제1 방향으로 연장하는 핀(fin) 형태의 활성 패턴;상기 활성 패턴을 가로지르는 제2 방향으로 연장하는 게이트 전극; 및상기 게이트 전극과 상기 활성 패턴 사이의 게이트 절연막을 포함하되, 상기 활성 패턴은, 상기 제1 방향으로 연장하는 제1 측벽, 및 상기 제1 측벽과 마주보며 상기 제1 방향으로 연장하는 제2 측벽을 포함하고, 상기 활성 패턴은, 채널 영역, 상기 제1 측벽을 포함하는 제1 부분에 형성된 제1 베리어 영역, 상기 제2 측벽을 포함하는 제2 부분에 형성된 제2 베리어 영역, 및 상기 활성 패턴의 상부면에 형성된 제3 베리어 영역을 포함하되, 상기 제1 내지 제3 베리어 영역은 상기 채널 영역과 상기 게이트 절연막 사이에 배치되고,상기 제1 베리어 영역, 상기 제2 베리어 영역 및 상기 제3 베리어 영역은 제1 도전형의 도펀트로 도핑된 것을 포함하는 핀 전계 효과 트랜지스터
|
| 2 |
2
제1 항에 있어서, 상기 활성 패턴은, 상기 제1 베리어 영역 및 상기 제2 베리어 영역 사이에 제공된 소스 영역 및 드레인 영역을 포함하는 핀 전계 효과 트랜지스터
|
| 3 |
3
제2 항에 있어서,상기 소스 영역 및 상기 드레인 영역은, 상기 게이트 전극의 양 측면의 상기 활성 패턴 내에 제공되는 것을 포함하는 핀 전계 효과 트랜지스터
|
| 4 |
4
제3 항에 있어서, 상기 활성 패턴은, 상기 제1 베리어 영역과 상기 제2 베리어 영역 사이 및 상기 소스 영역과 상기 드레인 영역 사이에 제공된 채널 영역을 포함하는 핀 전계 효과 트랜지스터
|
| 5 |
5
제4 항에 있어서, 상기 채널 영역은, 제2 도전형의 도펀트로 도핑된 것을 포함하는 핀 전계 효과 트랜지스터
|
| 6 |
6
제5 항에 있어서, 상기 제1 베리어 영역, 상기 제2 베리어 영역 및 상기 제3 베리어 영역의 도핑 농도는, 상기 채널 영역의 도핑 농도 보다 높은 것을 포함하는 핀 전계 효과 트랜지스터
|
| 7 |
7
제4 항에 있어서, 상기 제1 방향으로, 상기 제1 베리어 영역 및 상기 제2 베리어 영역의 길이는, 상기 제1 방향으로, 상기 소스 영역 및 상기 드레인 영역 사이의 거리보다 더 긴 것을 포함하는 핀 전계 효과 트랜지스터
|
| 8 |
8
제7 항에 있어서, 상기 제1 방향으로, 상기 제1 베리어 영역 및 상기 제2 베리어 영역의 길이는, 상기 제1 방향으로, 상기 소스 영역의 길이, 상기 소스 영역 및 상기 드레인 영역 사이의 거리, 상기 드레인 영역의 길이의 합과 같은 것을 포함하는 핀 전계 효과 트랜지스터
|
| 9 |
9
제4 항에 있어서, 상기 활성 패턴은, 상기 제1 베리어 영역 및 상기 소스 영역이 중첩하는 제1 경계 영역; 상기 제1 베리어 영역 및 상기 채널 영역이 중첩하는 제2 경계 영역; 상기 제1 베리어 영역 및 상기 드레인 영역이 중첩하는 제3 경계 영역;상기 제2 베리어 영역 및 상기 소스 영역이 중첩하는 제4 경계 영역; 상기 제2 베리어 영역 및 상기 채널 영역이 중첩하는 제5 경계 영역; 및상기 제2 베리어 영역 및 상기 드레인 영역이 중첩하는 제6 경계 영역을 포함하는 핀 전계 효과 트랜지스터
|
| 10 |
10
제9 항에 있어서, 상기 제1 경계 영역과 상기 제4 경계 영역이 서로 마주보고, 상기 제3 경계 영역과 상기 제6 경계 영역이 서로 마주보는 것을 포함하는 핀 전계 효과 트랜지스터
|
