1 |
1
다치화를 구현한 강유전체 물질 기반의 3차원 플래시 메모리에 있어서, 기판 상 일 방향으로 연장 형성되는 적어도 하나의 채널층; 상기 적어도 하나의 채널층에 대해 수직 방향으로 적층되는 복수의 전극층들; 및 상기 적어도 하나의 채널층을 둘러싸며 상기 적어도 하나의 채널층과 상기 복수의 전극층들 사이에 상기 일 방향으로 개재된 채, 상기 복수의 전극층들과 맞닿는 영역들로 복수의 메모리 셀들을 구현하여 데이터 저장소로 사용되는 적어도 하나의 강유전체막을 포함하고, 상기 복수의 메모리 셀들 중 프로그램 동작의 대상이 되는 대상 메모리 셀에 인가하는 프로그램 전압을 음의 값 내지 양의 값 사이에서 조절하여 상기 대상 메모리 셀에 대응하는 상기 적어도 하나의 강유전체막의 일부 영역의 분극 전하량을 변화시켜, 상기 대상 메모리 셀에 대한 다치화를 구현하며, 상기 대상 메모리 셀에 인가하는 프로그램 전압을 음의 값 내지 양의 값 사이에서 조절하는 것은, 상기 대상 메모리 셀에 서로 다른 음의 값의 프로그램 전압 및 양의 값의 프로그램 전압을 인가하는 것이고, 상기 대상 메모리 셀에 음의 값의 프로그램 전압을 인가하는 경우, 상기 대상 메모리 셀에 대한 다치화를 위해 서로 다른 음의 값의 프로그램 전압을 인가하는 것이며, 상기 대상 메모리 셀에 대응하는 전극층에 서로 다른 음의 값의 전압을 인가하고 상기 대상 메모리 셀이 위치하는 스트링의 채널층 또는 상기 스트링에 대응하는 기판으로부터의 채널층에 0V의 전압을 인가하여, 상기 대상 메모리 셀에서의 서로 다른 음의 값의 프로그램 전압으로 다치화를 구현하거나, 상기 복수의 전극층들 중 상기 대상 메모리 셀에 대응하는 전극층에 0V의 전압을 인가하고 상기 대상 메모리 셀이 위치하는 스트링의 채널층 또는 상기 스트링에 대응하는 기판으로부터의 채널층에 서로 다른 양의 값의 전압을 인가하여, 상기 대상 메모리 셀에서의 서로 다른 음의 값의 프로그램 전압으로 다치화를 구현하는 것을 특징으로 하는 3차원 플래시 메모리
|
2 |
2
삭제
|
3 |
3
제1항에 있어서,상기 3차원 플래시 메모리는, 상기 적어도 하나의 강유전체막의 두께 및 상기 적어도 하나의 강유전체막의 브레이크다운 전압에 기초하여 상기 대상 메모리 셀에 인가하는 프로그램 전압의 범위를 음의 값 내지 양의 값 사이에서 결정하고, 상기 결정 결과에 따른 음의 값 내지 양의 값 사이의 범위에서 상기 대상 메모리 셀에 인가하는 프로그램 전압을 조절하는 것을 특징으로 하는 3차원 플래시 메모리
|
4 |
4
제3항에 있어서,상기 3차원 플래시 메모리는, 상기 적어도 하나의 강유전체막의 두께에 따른 브레이크다운 전압의 마진을 고려하여, 상기 대상 메모리 셀에 인가하는 프로그램 전압의 범위를 음의 값 내지 양의 값 사이에서 결정하는 것을 특징으로 하는 3차원 플래시 메모리
|
5 |
5
삭제
|
6 |
6
삭제
|
7 |
7
삭제
|
8 |
8
삭제
|
9 |
9
삭제
|
10 |
10
제1항에 있어서,상기 3차원 플래시 메모리는, 상기 대상 메모리 셀에 인가하는 프로그램 전압을 음의 값 내지 양의 값 사이에서 조절하여 상기 적어도 하나의 강유전체막의 일부 영역에서 분극되는 원자의 개수 또는 분극 회전 각도를 제어하고, 상기 제어된 원자의 개수 또는 분극 회전 각도에 따라 상기 분극 전하량을 변화시키는 것을 특징으로 하는 3차원 플래시 메모리
|
11 |
11
기판 상 일 방향으로 연장 형성되는 적어도 하나의 채널층, 상기 적어도 하나의 채널층에 대해 수직 방향으로 적층되는 복수의 전극층들 및 상기 적어도 하나의 채널층을 둘러싸며 상기 적어도 하나의 채널층과 상기 복수의 전극층들 사이에 상기 일 방향으로 개재된 채, 상기 복수의 전극층들과 맞닿는 영역들로 복수의 메모리 셀들을 구현하여 데이터 저장소로 사용되는 적어도 하나의 강유전체막을 포함하는 3차원 플래시 메모리의 다치화 구현 방법에 있어서,상기 복수의 메모리 셀들 중 프로그램 동작의 대상이 되는 대상 메모리 셀에 인가하는 프로그램 전압의 범위를 음의 값 내지 양의 값 사이에서 결정하는 단계; 상기 결정 결과에 따른 음의 값 내지 양의 값 사이의 범위에서 상기 대상 메모리 셀에 인가하는 프로그램 전압을 조절하는 단계; 및 상기 대상 메모리 셀에 인가하는 프로그램 전압이 조절됨에 따라, 상기 대상 메모리 셀에 대응하는 상기 적어도 하나의 강유전체막의 일부 영역의 분극 전하량을 변화시켜 상기 대상 메모리 셀에 대한 다치화를 구현하는 단계를 포함하고, 상기 조절하는 단계는, 상기 대상 메모리 셀에 서로 다른 음의 값의 프로그램 전압 및 양의 값의 프로그램 전압을 인가하는 단계이며, 상기 인가하는 단계는, 상기 대상 메모리 셀에 음의 값의 프로그램 전압을 인가하는 경우, 상기 대상 메모리 셀에 대한 다치화를 위해 서로 다른 음의 값의 프로그램 전압을 인가하는 단계이고, 상기 다치화를 구현하는 단계는, 상기 인가하는 단계에서 상기 대상 메모리 셀에 대응하는 전극층에 서로 다른 음의 값의 전압을 인가하고 상기 대상 메모리 셀이 위치하는 스트링의 채널층 또는 상기 스트링에 대응하는 기판으로부터의 채널층에 0V의 전압을 인가하여, 상기 대상 메모리 셀에서의 서로 다른 음의 값의 프로그램 전압으로 다치화를 구현하거나, 상기 인가하는 단계에서 상기 복수의 전극층들 중 상기 대상 메모리 셀에 대응하는 전극층에 0V의 전압을 인가하고 상기 대상 메모리 셀이 위치하는 스트링의 채널층 또는 상기 스트링에 대응하는 기판으로부터의 채널층에 서로 다른 양의 값의 전압을 인가하여, 상기 대상 메모리 셀에서의 서로 다른 음의 값의 프로그램 전압으로 다치화를 구현하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 다치화 구현 방법
|
12 |
12
제11항에 있어서,상기 결정하는 단계는, 상기 적어도 하나의 강유전체막의 두께 및 상기 적어도 하나의 강유전체막의 브레이크다운 전압에 기초하여 상기 대상 메모리 셀에 인가하는 프로그램 전압의 범위를 음의 값 내지 양의 값 사이에서 결정하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 다치화 구현 방법
|
13 |
13
삭제
|
14 |
14
삭제
|
15 |
15
삭제
|