| 1 |
1
제1 입력값 채널과 제1 가중치 채널에 대해 축적 주변 연산을 수행하여 제1 연산값을 출력하고, 상기 제1 입력값 채널에 후속하는 제2 입력값 채널과 상기 제1 가중치 채널에 후속하는 제2 가중치 채널에 대해 축적 주변 연산을 수행하여 제2 연산값을 출력하는 컨볼루션 SRAM;상기 컨볼루션 SRAM과 연결되고, 상기 컨볼루션 SRAM의 상기 제1 연산 값과 상기 제2 연산값을 입력 받아 상기 제1 연산값과 상기 제2 연산값에 대한 축적 주변 연산을 수행하는 축적 주변 연산기;셀렉션 신호에 따라 출력값을 선택하여 출력하는 멀티플렉서 어레이;가변 가능한 가중치의 비트 방향 축적과 입력에 대한 공간 방향 축적 연산을 수행하는 대각방향 축적 SRAM;상기 대각방향 축적 SRAM의 출력을 제공받고 시프트 신호에 따라 시프트 연산을 수행하는 대각 이동 로직; 및상기 대각 이동 로직의 시프트 연산된 출력값들의 덧셈 연산을 수행하는 상기 덧셈 어레이 연산기를 포함하되,상기 멀티플렉서 어레이는 상기 셀렉션 신호에 따라 상기 축적 주변 연산기의 출력값 또는 덧셈 어레이 연산기의 출력값 중 어느 하나를 선택하여 상기 대각방향 축적 SRAM에 출력하는 신경망 가속기
|
| 2 |
2
제1항에 있어서,상기 덧셈 어레이 연산기의 출력을 입력 받는 탑 컨트롤러를 더 포함하되,상기 탑 컨트롤러는 상기 덧셈 어레이 연산기의 출력을 기초로 상기 시프트 신호를 생성하는 신경망 가속기
|
| 3 |
3
제1항에 있어서,상기 컨볼루션 SRAM은 n개(n은 자연수)의 컬럼을 포함하고,상기 컬럼은 m개(m은 자연수)의 로컬 셀 어레이를 포함하는 신경망 가속기
|
| 4 |
4
제3항에 있어서,상기 로컬 셀 어레이는,로컬 비트 라인과 연결된 사전 충전 유닛과, 상기 로컬 비트 라인과 연결된 상기 m개의 8T 셀과,상기 로컬 비트 라인과 연결되고 인에이블 신호에 응답하여 글로벌 비트 라인로 출력값을 출력하는 인에이블 신호 입력부를 포함하는 신경망 가속기
|
| 5 |
5
제4항에 있어서,상기 컨볼루션 SRAM에는 상기 n개의 가중치 채널이 입력되고,상기 n개의 가중치 채널의 가중치 값들 중 0이 아닌 값들이 상기 로컬 셀 어레이에 로드되는 신경망 가속기
|
| 6 |
6
제1항에 있어서,상기 컨볼루션 SRAM은 상기 제2 입력값 채널에 후속하는 제3 입력값 채널과 상기 제2 가중치 채널에 후속하는 제3 가중치 채널에 대해 축적 주변 연산을 수행하여 제3 연산값을 더 출력하고,상기 축적 주변 연산기는 상기 제1 연산값과 상기 제3 연산값에 대한 축적 주변 연산과, 상기 제2 연산값과 상기 제3 연산값에 대한 축적 주변 연산을 더 수행하는 신경망 가속기
|
| 7 |
7
사전 충전 유닛;n(n은 자연수)개의 8T SRAM 셀; 및인에이블 신호 입력부를 포함하되,상기 사전 충전 유닛은 채널 방향의 가중치 값들을 충전하고,상기 8T SRAM 셀에 저장된 입력값과 상기 사전 충전 유닛에 충전된 가중치 값은 상기 8T SRAM 셀 내에서 AND 연산되는 컨볼루션 SRAM
|
| 8 |
8
제7항에 있어서,상기 8T SRAM 셀은 제1 내지 제4 트랜지스터, 제1 및 제2 인버터를 포함하되,제 1 트랜지스터의 게이트단은 리드 워드 라인과 연결되고,제3 및 제4 트랜지스터의 게이트단은 라이트 워드 라인과 연결되고,상기 8T SRAM 셀에 저장된 입력값은 상기 리드 워드 라인에 전압을 인가되어 리드되는 컨볼루션 SRAM
|
| 9 |
9
대각방향 축적 SRAM; 및대각 이동 로직을 포함하되,상기 대각방향 축적 SRAM은,제1 내지 제4 트랜지스터와 제1 및 제2 인버터를 포함하되,상기 제1 트랜지스터의 게이트단은 리드 워드 라인과 연결되고,상기 제2 트랜지스터의 게이트단은 상기 제1 및 제2 인버터 중 어느 하나에 연결되고,상기 제3 및 제4 트랜지스터의 게이트단은 라이트 워드 라인과 연결되고,상기 라이트 워드 라인에 전압이 인가되어 상기 제1 및 제2 인버터는 제1 입력값을 저장하고,상기 리드 워드 라인에 전압이 인가되어 상기 제1 및 제2 트랜지스터는 리드 비트 라인을 통해 제공받은 제2 입력값과 상기 제1 입력값을 AND 연산하는 신경망 가속기
|
| 10 |
10
제9항에 있어서,상기 대각방향 축적 SRAM은 상기 제1 입력값과 상기 제2 입력값에 대해 시프트 동작을 수행하는 시프트 레지스터를 더 포함하는 신경망 가속기
|
