| 1 |
1
기판 상에 형성되며, 정공 배리어 물질을 포함하는 정공 배리어 물질층;상기 정공 배리어 물질층 상에 형성되는 부유 바디층(floating body);상기 부유 바디층의 양측에 형성되는 소스 및 드레인;상기 부유 바디층 상에 형성되는 게이트 절연막; 및상기 게이트 절연막 상에 형성되는 게이트를 포함하며,상기 부유 바디층에 저장되는 전하의 양이 임계치 이상이 되면, 상기 소스 및 상기 드레인에서 스파이크 형태의 전압 신호를 방출하는 것을 특징으로 하는, 오실레이터 동작이 가능한 단일 트랜지스터
|
| 2 |
2
제1항에 있어서, 상기 기판은 실리콘 기판, 실리콘 게르마늄, 인장 실리콘 또는 인장 실리콘 게르마늄, 실리콘 카바이드 및 에너지밴드 오프셋(offset)을 구비한 3-5족 화합물 반도체 기판 중 어느 하나로 형성된, 오실레이터 동작이 가능한 단일 트랜지스터
|
| 3 |
3
제1항에 있어서, 상기 정공 배리어 물질층은매립된 산화물(buried oxide), p형 바디(body)인 경우에 매립된 n-웰(buried n-well), n형 바디(body)인 경우에 매립된 p-웰(buried p-well), 매립된 SiC(buried SiC) 또는 매립된 SiGe(buried SiGe), 및 에너지 밴드 오프셋(offset)이 가능한 매립된 3-5족 화합물(buried III-V compound) 중 어느 하나로 형성된, 오실레이터 동작이 가능한 단일 트랜지스터
|
| 4 |
4
제1항에 있어서, 상기 부유 바디층은충격 이온화(impact ionization)에 의해 발생한 정공이 축적되며, 실리콘, 게르마늄, 실리콘 게르마늄 및 3-5족 화합물 반도체 중 어느 하나로 형성되는, 오실레이터 동작이 가능한 단일 트랜지스터
|
| 5 |
5
제4항에 있어서, 상기 부유 바디층은평면형 부유 바디, 돌출 형태의 채널을 갖는 핀(fin)형 부유 바디 및 매립형 채널(buried channel), 오목형 채널(recessed channel), 고랑형 채널(groove channel)을 갖는 함몰형 부유 바디 중 어느 하나의 구조를 나타내는, 오실레이터 동작이 가능한 단일 트랜지스터
|
| 6 |
6
제1항에 있어서,상기 부유 바디층 하단에 형성되는 하부 기판을 더 포함할 수 있으며, 상기 하부 기판은백 게이트(back gate)로 동작 가능한 것을 특징으로 하는, 오실레이터 동작이 가능한 단일 트랜지스터
|
| 7 |
7
제1항에 있어서,상기 소스 및 드레인은n형 실리콘, p형 실리콘 및 금속실리사이드 중 어느 하나로 형성되는, 오실레이터 동작이 가능한 단일 트랜지스터
|
| 8 |
8
제1항에 있어서,상기 게이트 절연막은산화 실리콘(silicon oxide), 질화막, 산화 알루미늄(aluminum oxide), 산화 하프늄(hafnium oxide), 산화질화 하프늄(hafnium oxynitride), 산화 아연(zinc oxide), 산화 지르코늄(zirconium oxide) 및 산화하프늄지르코늄(HZO) 중 어느 하나, 또는 이들의 조합으로 형성되는, 오실레이터 동작이 가능한 단일 트랜지스터
|
| 9 |
9
제1항에 있어서,상기 게이트는 평면형 게이트, 핀(fin)형 게이트 또는 함몰형 게이트의 구조를 나타내는, 오실레이터 동작이 가능한 단일 트랜지스터
|
| 10 |
10
제9항에 있어서,상기 게이트는 n형 폴리실리콘, p형 폴리실리콘 또는 알루미늄(Al), 몰리브덴(Mo), 마그네슘(Mg), 크롬(Cr), 팔라듐(Pd), 백금(Pt), 니켈(Ni), 티타늄(Ti), 금(Au), 탄탈(Ta), 텅스텐(W), 은(Ag), 주석(TiN) 및 질화탄탈럼(TaN) 중 어느 하나, 또는 이들의 조합으로 형성되는, 오실레이터 동작이 가능한 단일 트랜지스터
|
| 11 |
11
제1항에 있어서,상기 단일 트랜지스터는 상기 부유 바디층의 도핑 농도가 5×1017 cm-3 이면, 상기 게이트 절연막 및 상기 게이트를 포함하지 않는 2단자의 npn 게이트리스(npn gate-less) 트랜지스터 또는 pnp 게이트리스(pnp gate-less) 트랜지스터의 구조를 나타내는 것을 특징으로 하는, 오실레이터 동작이 가능한 단일 트랜지스터
|
| 12 |
12
제1항에 있어서,상기 단일 트랜지스터는 상기 게이트 절연막 및 상기 게이트가 상기 부유 바디층을 둘러싸는 GAA(Gate All Around) 구조를 나타내는 것을 특징으로 하는, 오실레이터 동작이 가능한 단일 트랜지스터
|
| 13 |
13
오실레이터 동작이 가능한 단일 트랜지스터로 구현한 온도센서에 있어서,온도 증가에 의해, 단일 트랜지스터 내 부유 바디층에 저장되는 전하의 양이 임계치 이상이 되면, 소스 및 드레인에서 출력되는 스파이크 형태의 전압 신호의 최대값 감소, 최소값 증가로 인한 발진 주파수(oscillation frequency)의 증가를 센싱하며,상기 단일 트랜지스터는기판 상에 형성되며, 정공 배리어 물질을 포함하는 정공 배리어 물질층;상기 정공 배리어 물질층 상에 형성되는 상기 부유 바디층(floating body);상기 부유 바디층의 양측에 형성되는 상기 소스 및 드레인;상기 부유 바디층 상에 형성되는 게이트 절연막; 및상기 게이트 절연막 상에 형성되는 게이트를 포함하는, 온도센서
|
