맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

비씨에이치 디코더, 이를 포함하는 메모리 시스템 및 비씨에이치 디코딩 방법

  • 기술번호 : KST2014047139
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 BCH 디코더는 수신된 코드워드로부터 신드롬 값들을 생성하는 신드롬 연산 블록, 상기 신드롬 값들에 기초하여 에러 위치 다항식을 생성하는 키-방정식 솔버(Key-Equatiion Solver), 상기 에러 위치 다항식에 기초하여 에러 위치를 계산하는 치엔 서치 블록 및 상기 에러 위치에 기초하여 상기 수신된 코드워드의 에러를 정정하여 정정된 코드워드를 출력하는 에러 정정 블록을 포함한다. 상기 치엔 서치 블록은 칼럼 방향과 로우 방향으로 동시에 중복되는 연산을 제거하여 상기 에러 위치를 계산한다.
Int. CL H03M 13/15 (2006.01)
CPC H03M 13/1545(2013.01) H03M 13/1545(2013.01) H03M 13/1545(2013.01) H03M 13/1545(2013.01)
출원번호/일자 1020100125561 (2010.12.09)
출원인 한국과학기술원
등록번호/일자 10-1126359-0000 (2012.03.06)
공개번호/일자
공고번호/일자 (20120323) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2010.12.09)
심사청구항수 16

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박인철 대한민국 대전광역시 유성구
2 이영주 대한민국 대전광역시 유성구
3 유호영 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 박영우 대한민국 서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2010.12.09 수리 (Accepted) 1-1-2010-0811820-50
2 선행기술조사의뢰서
Request for Prior Art Search		 2011.09.15 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2011.10.20 수리 (Accepted) 9-1-2011-0085186-13
4 등록결정서
Decision to grant		 2012.02.29 발송처리완료 (Completion of Transmission) 9-5-2012-0121502-11
5 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
수신된 코드워드로부터 신드롬 값들을 생성하는 신드롬 연산 블록;상기 신드롬 값들에 기초하여 에러 위치 다항식을 생성하는 키-방정식 솔버(Key-Equatiion Solver);상기 에러 위치 다항식에 기초하여 에러 위치를 계산하는 치엔 서치 블록; 및상기 에러 위치에 기초하여 상기 수신된 코드워드의 에러를 정정하여 정정된 코드워드를 출력하는 에러 정정 블록을 포함하고,상기 치엔 서치 블록은 칼럼 방향과 로우 방향으로 동시에 중복되는 연산을 제거하여 상기 에러 위치를 계산하는 비시에이치(BCH) 디코더
2 2
제1항에 있어서, 상기 BCH 디코더는 코드 길이(n), 메시지 길이(k), 오류 정정 능력(t)를 가지고, n=k+mt의 식을 만족하고, m은 을 만족하는 가장 작은 양의 정수이고, 상기 치엔 서치 블록의 병렬화 계수가 p(p는 1보다 크고 t보다 작은 자연수)일 때,상기 치엔 서치 블록은 pt개의 m-비트 유한체 곱셈기, p개의 m-비트 p-입력 유한체 덧셈기, t개의 m-비트 2-입력 멀티플렉서 및 t개의 m-비트 레지스터로 구현되는 것을 특징으로 하는 BCH 디코더
3 3
제2항에 있어서, 상기 치엔 서치 블록은,하기의 [수학식 1]과 [수학식 2]를 만족하는 것을 특징으로 하는 BCH 디코더
4 4
제3항에 있어서, 상기 A2-D 행렬의 각 원소는 상기 pt개의 m-비트 유한체 곱셈기, p개의 m-비트 p-입력 유한체 덧셈기에 해당하는 것을 특징으로 하는 BCH 디코더
5 5
제3항에 있어서, 상기 A2-D 행렬의 원소들의 일부는 서로 중복되는 것을 특징으로 하는 BCH 디코더
6 6
코드 길이(n), 메시지 길이(k) 및 오류 정정 능력(t)을 가지는 BCH 디코딩 방법에서(n=k+mt의 식을 만족하고, m은 을 만족하는 가장 작은 양의 정수), 수신된 코드워드로부터 신드롬 값들을 생성하는 단계;상기 신드롬 값들에 기초하여 에러 위치 다항식을 생성하는 단계;상기 에러 위치 다항식에 기초하여 에러 위치를 계산하는 단계; 및상기 에러 위치에 기초하여 상기 수신된 코드워드의 에러를 정정하여 정정된 코드워드를 출력하는 단계를 포함하고,상기 에러 위치는 칼럼 방향과 로우 방향으로 동시에 중복되는 연산을 제거하여 계산되는 BCH 디코딩 방법
7 7
제6항에 있어서, 상기 에러 위치는 병렬로 p(p는 1보다 크고 t보다 작은 자연수) 개가 계산되고, 상기 에러 위치를 계산하는 단계는 pt개의 m-비트 유한체 곱셈기, p개의 m-비트 p-입력 유한체 덧셈기, t개의 m-비트 2-입력 멀티플렉서 및 t개의 m-비트 레지스터를 이용하여 수행되는 것을 특징으로 하는 BCH 디코딩 방법
8 8
제7항에 있어서, 상기 에러 위치는 하기의 [수학식 4]와 [수학식 5]를 이용하여 수행되는 것을 특징으로 하는 BCH 디코딩 방법
9 9
제8항에 있어서, 상기 A2-D 행렬의 각 원소는 상기 pt개의 m-비트 유한체 곱셈기, p개의 m-비트 p-입력 유한체 덧셈기에 해당하는 것을 특징으로 하는 BCH
10 10
메모리 장치; 및 상기 메모리 장치와 호스트 간에 데이터의 전송을 제어하기 위한 메모리 컨트롤러를 포함하며,상기 메모리 컨트롤러는,상기 호스트로부터 수신되는 데이터를 인코딩하여 상기 메모리 장치로 출력하는 인코더; 및상기 메모리 장치로부터 출력되는 데이터의 오류를 검사하고 정정하기 위한 ECC 디코더를 포함하며,상기 ECC 디코더는, 상기 메모리 장치로부터 출력되는 데이터로부터 신드롬 값들을 생성하는 신드롬 연산 블록;상기 신드롬 값들에 기초하여 에러 위치 다항식을 생성하는 키-방정식 솔버(Key-Equatiion Solver);상기 에러 위치 다항식에 기초하여 에러 위치를 계산하는 치엔 서치 블록; 및상기 에러 위치에 기초하여 상기 수신된 코드워드의 에러를 정정하여 정정된 데이터를 출력하는 에러 정정 블록을 포함하고,상기 치엔 서치 블록은 칼럼 방향과 로우 방향으로 동시에 중복되는 연산을 제거하여 상기 에러 위치를 계산하는 비시에이치(BCH) 디코더
11 11
제10항에 있어서, 상기 메모리 장치는 플래시 메모리 장치인 것을 특징으로 하는 메모리 시스템
12 12
제11항에 있어서, 상기 플래시 메모리 장치는 각각이 복수 비트의 데이터를 저장하는 멀티비트 셀들을 구비하는 메모리 셀 어레이를 구비하는 것을 특징으로 하는 메모리 시스템
13 13
제11항에 있어서, 상기 BCH 디코더는 코드 길이(n), 메시지 길이(k), 오류 정정 능력(t)를 가지고, n=k+mt의 식을 만족하고, m은 을 만족하는 가장 작은 양의 정수이고, 상기 치엔 서치 블록의 병렬화 계수가 p(p는 1보다 크고 t보다 작은 자연수)일 때,상기 치엔 서치 블록은 pt개의 m-비트 유한체 곱셈기, p개의 m-비트 p-입력 유한체 덧셈기, t개의 m-비트 2-입력 멀티플렉서 및 t개의 m-비트 레지스터로 구현되는 것을 특징으로 하는 메모리 시스템
14 14
제13항에 있어서, 상기 치엔 서치 블록은,하기의 [수학식 7]과 [수학식 8]를 만족하는 것을 특징으로 하는 BCH 디코더
15 15
제14항에 있어서, 상기 A2-D 행렬의 각 원소는 상기 pt개의 m-비트 유한체 곱셈기, p개의 m-비트 p-입력 유한체 덧셈기에 해당하는 것을 특징으로 하는 메모리 시스템
16 16
제14항에 있어서, 상기 A2-D 행렬의 원소들의 일부는 서로 중복되는 것을 특징으로 하는 메모리 시스템
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 지식경제부 한양대학교 대용량 MLC SSD 핵심기술 개발 대용량 MLC SSD 핵심기술 개발