맞춤기술찾기

이전대상기술

연접 비씨에이치 부호, 복호 및 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치의 오류 정정 회로 및 플래쉬 메모리 장치

  • 기술번호 : KST2015115587
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 연접 BCH 부호, 복호 및 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치의 오류 정정 회로 및 플래쉬 메모리 장치에 관한 것으로, 플래쉬 메모리 장치를 위한 부호, 복호 및 다계층 복호를 통해서 오류 정도에 따라 지연 시간을 조정할 수 있다.본 발명에 의한 연접 BCH 다계층 복호 회로는, 연접 BCH 부호 일부를 인가받아 BCH 복호를 수행하여 제 1 출력 BCH 부호 또는 그에 의해 보호되는 제 1 출력 데이터를 출력하는 제 1 스테이지 복호부와, 상기 제 1 출력 BCH 부호 또는 상기 제1 출력 데이터를 두 개 이상의 블록(block)으로 나눠 디인터리빙(de-interleaving)하여 출력하는 디인터리빙부와, 상기 디인터리빙부의 출력을 BCH 복호하여 제 2 출력 BCH 부호 또는 그에 의해 보호되는 제 2 출력 데이터를 출력하는 제 2 스테이지 복호부와, 상기 제 2 출력 BCH 부호 또는 상기 제 2 출력 데이터를 두 개 이상의 블록으로 나눠 인터리빙하여 상기 제 1 스테이지 복호부로 출력하는 인터리빙부 및, 상기 제 1 및 제 2 스테이지 복호부에서 복호 실패 정보를 인가받고 상기 제 2 출력 BCH 부호 또는 그에 의해 보호되는 제 2 출력 데이터를 인가받아 복호 실패 블록에 대해 추가 복호를 실행하는 추가 복호부를 포함하고 있다.
Int. CL H03M 13/15 (2006.01) G11C 29/40 (2006.01)
CPC G11C 29/42(2013.01) G11C 29/42(2013.01) G11C 29/42(2013.01) G11C 29/42(2013.01)
출원번호/일자 1020110120623 (2011.11.18)
출원인 한국과학기술원
등록번호/일자 10-1320684-0000 (2013.10.14)
공개번호/일자 10-2013-0055095 (2013.05.28) 문서열기
공고번호/일자 (20131018) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2011.11.18)
심사청구항수 36

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 하정석 대한민국 대전 유성구
2 조성근 대한민국 서울특별시 광진구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김성호 대한민국 서울특별시 강남구 도곡로 *** (역삼동,미진빌딩 *층)(KNP 특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2011.11.18 수리 (Accepted) 1-1-2011-0911936-05
2 선행기술조사의뢰서
Request for Prior Art Search
2013.01.11 수리 (Accepted) 9-1-9999-9999999-89
3 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
4 선행기술조사보고서
Report of Prior Art Search
2013.02.08 수리 (Accepted) 9-1-2013-0009993-51
5 의견제출통지서
Notification of reason for refusal
2013.03.17 발송처리완료 (Completion of Transmission) 9-5-2013-0177488-49
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2013.05.20 수리 (Accepted) 1-1-2013-0440932-77
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2013.05.20 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2013-0440940-32
8 등록결정서
Decision to grant
2013.08.22 발송처리완료 (Completion of Transmission) 9-5-2013-0579751-71
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
14 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
플래쉬 메모리 코어로 입력되는 데이터 중 일부 또는 전부를 인가받아 제 1 BCH 부호화를 수행하여 제1 출력 BCH 부호 또는 그 패리티 비트를 출력하는 제 1 스테이지 부호부;상기 플래쉬 메모리 코어로 입력되는 데이터 중 일부 또는 전부를 인가받아 인터리빙(interleaving)하여 출력하는 인터리빙부; 및상기 인터리빙부의 출력을 제 2 BCH 부호화하여 제 2 출력 BCH 부호 또는 그 패리티 비트를 출력하는 제 2 스테이지 부호부;를 포함하는 연접 BCH 부호 회로
2 2
제 1 항에 있어서, 상기 제 1 스테이지 부호부는 행 부호기(Row Code Encoder)이고,상기 제 2 스테이지 부호부는 열 부호기(Column Code Encoder)인 연접 BCH 부호 회로
3 3
제 1 항 또는 제 2 항에 있어서,상기 제 1 및 제 2 스테이지 부호부는 적어도 해당 부호의 패리티 블록을 출력하는 연접 BCH 부호 회로
4 4
제 1 항에 있어서, 상기 연접 BCH 부호 회로는:상기 제 1 및 제 2 스테이지 부호부의 출력을 조합하여 상기 플래쉬 메모리 코어에 저장될 코드워드를 생성하는 연접 BCH 부호 회로
5 5
플래쉬 메모리 코어로 입력되는 데이터 중 일부 또는 전부를 인가받아 제 1 BCH 부호화를 수행하여 제 1 출력 BCH 부호 또는 그 패리티 비트를 출력하는 제 1 스테이지 부호부;상기 제 1 출력 BCH 부호 또는 상기 제 1 출력 BCH 부호의 오류 정정 대상인 데이터를 인터리빙(interleaving)하여 출력하는 인터리빙부; 및상기 인터리빙부의 출력을 제 2 BCH 부호화하여 제 2 출력 BCH 부호 또는 그 패리티 비트를 출력하는 제 2 스테이지 부호부;를 포함하는 연접 BCH 부호 회로
6 6
제 5 항에 있어서, 상기 제 1 스테이지 부호부는 행 부호기(Row Code Encoder)이고,상기 제 2 스테이지 부호부는 열 부호기(Column Code Encoder)인 연접 BCH 부호 회로
7 7
제 5 항 또는 제 6 항에 있어서,상기 제 1 및 제 2 스테이지 부호부는 적어도 해당 부호에 맞는 메시지 블록과 패리티 블록을 동시에 출력하여 저장될 코드워드를 생성하는 연접 BCH 부호 회로
8 8
연접 BCH 부호 일부를 인가받아 BCH 복호를 수행하여 제 1 출력 BCH 부호 또는 상기 제 1 출력 BCH 부호의 오류 정정 대상인 제 1 출력 데이터를 출력하는 제 1 스테이지 복호부;상기 제 1 출력 BCH 부호 또는 상기 제1 출력 데이터를 두 개 이상의 블록(block)으로 나눠 디인터리빙(de-interleaving)하여 출력하는 디인터리빙부;상기 디인터리빙부의 출력을 BCH 복호하여 제 2 출력 BCH 부호 또는 상기 제 2 출력 BCH 부호의 오류 정정 대상인 제 2 출력 데이터를 출력하는 제 2 스테이지 복호부; 및상기 제 2 출력 BCH 부호 또는 상기 제 2 출력 데이터를 두 개 이상의 블록으로 나눠 인터리빙하여 상기 제 1 스테이지 복호부로 출력하는 인터리빙부;를 포함하는 연접 BCH 복호 회로
9 9
제 8 항에 있어서, 상기 연접 BCH 복호 회로는:반복 복호 방식으로 열(Column) 복호와 행(Row) 복호를 반복하며, 최대 반복 횟수 또는 반복 종료 조건에 의해 반복을 종료하는 연접 BCH 복호 회로
10 10
제 8 항에 있어서,상기 제 1 스테이지 복호부는 열 복호기(Column Code Decoder)이고,상기 제 2 스테이지 복호부는 행 복호기(Row Code Decoder)이고,상기 디인터리빙부는 블록 단위 디인터리버(Block-wise De-interleaver)이고,상기 인터리빙부는 블록 단위 인터리버(Block-wise Interleaver)인 연접 BCH 복호 회로
11 11
제 8 항에 있어서, 상기 연접 BCH 복호 회로는:상기 제 1 및 제 2 스테이지 복호부에서 열(Column) 및 행(Row) 복호에 성공하면 상기 제 1 및 제 2 스테이지 복호부의 출력을 조합하여 플래쉬 메모리 코어에 저장될 코드워드를 생성하는 연접 BCH 복호 회로
12 12
연접 BCH 부호 일부를 인가받아 BCH 복호를 수행하여 제 1 출력 BCH 부호 또는 상기 제 1 출력 BCH 부호의 오류 정정 대상인 제 1 출력 데이터를 출력하는 제 1 스테이지 복호부;상기 제 1 출력 BCH 부호 또는 상기 제1 출력 데이터를 두 개 이상의 블록(block)으로 나눠 디인터리빙(de-interleaving)하여 출력하는 디인터리빙부;상기 디인터리빙부의 출력을 BCH 복호하여 제 2 출력 BCH 부호 또는 상기 제 2 출력 BCH 부호의 오류 정정 대상인 제 2 출력 데이터를 출력하는 제 2 스테이지 복호부;상기 제 2 출력 BCH 부호 또는 상기 제 2 출력 데이터를 두 개 이상의 블록으로 나눠 인터리빙하여 상기 제 1 스테이지 복호부로 출력하는 인터리빙부; 및상기 제 1 및 제 2 스테이지 복호부에서 복호 실패 정보를 인가받고 상기 제 2 출력 BCH 부호 또는 상기 제 2 출력 데이터를 인가받아 복호 실패 블록에 대해 추가 복호를 실행하는 추가 복호부;를 포함하는 연접 BCH 다계층 복호 회로
13 13
제 12 항에 있어서, 상기 제 1 스테이지 복호부는 열 복호기(Column Code Decoder)이고,상기 제 2 스테이지 복호부는 행 복호기(Row Code Decoder)이고,상기 디인터리빙부는 블록 단위 디인터리버(Block-wise De-interleaver)이고,상기 인터리빙부는 블록 단위 인터리버(Block-wise Interleaver)인 연접 BCH 다계층 복호 회로
14 14
제 12 항에 있어서, 상기 추가 복호부는:연접 BCH 부호의 복호 실패가 발생한 오류 블록에 해당하는 추가 정보만을 얻어 추가 복호를 수행하여 오류를 정정하는 연접 BCH 다계층 복호 회로
15 15
제 14 항에 있어서, 상기 추가 정보는 위치가 확정된 상기 오류 블록에 해당하는 비트들에 대한 정보를 포함하는 연접 BCH 다계층 복호 회로
16 16
제 14 항에 있어서, 상기 추가 복호부는:상기 추가 복호를 위해서 상기 제 1 및 제 2 스테이지 복호부 모두에서 각 구성 부호들의 복호 실패 여부를 인가받아 상기 오류 블록의 위치를 확정하는 연접 BCH 다계층 복호 회로
17 17
제 16 항에 있어서, 상기 구성 부호는 읽기(read) 및 쓰기(write) 단위인 페이지의 일부 또는 전부이거나 열(Column) 부호 또는 행(Row) 부호인 연접 BCH 다계층 복호 회로
18 18
입력 데이터를 두 개 이상의 데이터로 분리한 후 각각 BCH 부호화하여 상기 분리된 데이터와 같은 개수의 행 BCH 부호를 출력하는 외부 부호부;상기 행 BCH 부호 또는 상기 행 BCH 부호의 오류 정정 대상인 데이터를 다시 두 개 이상의 블록으로 나눠 그 블록들을 인터리빙하고 같은 개수의 블록을 출력하는 인터리빙부;상기 인터리빙부에서 인터리빙된 블록들을 BCH 부호화하여 열 BCH 부호를 출력하는 내부 부호부;플래쉬 메모리 코어로부터 제공되는 저장 데이터의 일부를 인가받아 BCH 복호를 수행하여 제1 출력 BCH 부호 또는 상기 제1 출력 BCH 부호의 오류 정정 대상인 제1 출력 데이터를 출력하는 제1 스테이지 복호부;상기 제1 출력 BCH 부호 또는 상기 제1 출력 데이터를 두 개 이상의 블록으로 나눠 디인터리빙하여 출력하는 디인터리빙부;상기 디인터리빙부의 출력을 BCH 복호하여 제2 출력 BCH 부호 또는 상기 제2 출력 BCH 부호의 오류 정정 대상인 제2 출력 데이터를 출력하는 제2차 스테이지 복호부; 및상기 제2 출력 BCH 부호 또는 상기 제2 출력 데이터를 두 개 이상의 블록으로 나눠 인터리빙하여 상기 제1 스테이지 복호부로 출력하는 인터리빙부;를 포함하는 플래쉬 메모리 장치의 오류 정정 회로
19 19
(a) 블록 단위의 연접 BCH 부호의 구성 부호를 복호하여 오류를 정정하는 단계;(b) 상기 구성 부호의 오류 정정에 실패했을 경우 전체 연접 BCH 부호를 복호하여 상기 (a)단계에서 정정하지 못한 오류를 정정하는 단계; 및(c) 상기 연접 BCH 부호의 복호 실패가 발생한 오류 블록에 해당하는 추가 정보만을 얻어 추가 복호를 수행하여 오류를 정정하는 단계;를 포함하는 연접 BCH 다계층 복호 방법
20 20
제 19 항에 있어서,상기 연접 BCH 부호는 비트의 묶음으로 이루어진 블록 단위로 구성된 연접 BCH 다계층 복호 방법
21 21
제 20 항에 있어서,상기 블록은 메시지 블록(message block), 패리티 블록(parity block)을 포함하거나 상기 메시지 블록 뒤에 상기 패리티 블록이 합쳐진 메시지-패리티 블록을 포함하는 연접 BCH 다계층 복호 방법
22 22
제 19 항에 있어서,상기 연접 BCH 부호는 행 부호(Row Code), 열 부호(Column Code)를 포함하는 연접 BCH 다계층 복호 방법
23 23
제 22 항에 있어서,상기 행 부호 및 열 부호는 복수 개의 메시지 블록과 하나 이상의 패리티 블록으로 각각 이루어진 연접 BCH 다계층 복호 방법
24 24
제 19 항에 있어서,상기 연접 BCH 부호는 메시지 매트릭스를 구성하는 각 메시지 블록이 동일한 수의 비트를 포함하는 병렬 연접으로 구성된 연접 BCH 다계층 복호 방법
25 25
제 24 항에 있어서, 상기 연접 BCH 부호는:하나의 행 부호와 하나의 열 부호가 항상 하나의 블록만을 서로 공유하고 그 외의 블록들은 서로 공유하지 않으며,상기 하나의 행 부호(또는 열 부호)는 모든 열 부호(또는 행 부호)와 블록을 하나씩만 공유하는 연접 BCH 다계층 복호 방법
26 26
제 19 항에 있어서, 상기 연접 BCH 부호는 메시지 매트릭스를 구성하는 각 메시지 블록과 메시지-패리티 블록이 동일한 수의 비트를 포함하는 직렬 연접으로 구성된 연접 BCH 다계층 복호 방법
27 27
제 19 항에 있어서,상기 연접 BCH 부호는 플래쉬 메모리 장치에 데이터를 저장하는 파일 시스템의 데이터 접근 단위 크기에 맞게 상기 구성 부호의 메시지 길이를 정하는 연접 BCH 다계층 복호 방법
28 28
제 19 항에 있어서,상기 구성 부호는 읽기(read) 및 쓰기(write) 단위인 페이지의 일부 또는 전부이거나 열(Column) 부호 또는 행(Row) 부호인 연접 BCH 다계층 복호 방법
29 29
제 19 항에 있어서, 상기 (c)단계에서 상기 추가 복호는:상기 연접 BCH 부호의 경판정 반복 복호에서 반복 종료가 선언되면 진행되는 연접 BCH 다계층 복호 방법
30 30
제 19 항에 있어서, 상기 연접 BCH 다계층 복호 방법은:상기 추가 복호를 위해서 행(Row) 복호기와 열(Column) 복호기 모두에서 각 구성 부호들의 복호 실패 여부를 인가받아 상기 오류 블록의 위치를 확정하는 연접 BCH 다계층 복호 방법
31 31
제 19 항에 있어서,상기 추가 정보는 위치가 확정된 상기 오류 블록에 해당하는 비트들에 대한 정보를 포함하는 연접 BCH 다계층 복호 방법
32 32
제 19 항에 있어서,상기 추가 정보는 플래쉬 메모리 코어에서 해당 비트들이 저장된 셀과 그 주변 셀을 읽어 얻거나, 해당 비트들이 저장된 셀의 문턱 전압에 대해 비트 값을 결정하는 읽기 기준 문턱 전압 값을 이전 읽기 기준 문턱 전압 값과 바꾸어 적용하여 비트 값을 결정하는 방법으로 획득하는 연접 BCH 다계층 복호 방법
33 33
제 19 항에 있어서,상기 추가 복호는 체이스 복호(Chase decoding)와 같은 신뢰성 기반 복호(reliability-based decoding) 방법을 사용하는 연접 BCH 다계층 복호 방법
34 34
제 19 항에 있어서, 상기 연접 BCH 부호에서 복호 실패가 발생했을 때 오류 블록의 위치는 복호에 실패한 구성 부호에 의해 결정되는 연접 BCH 다계층 복호 방법
35 35
제 19 항에 있어서,상기 블록 단위의 연접 BCH 부호가 경판정 반복 복호에 실패한 오류 블록에 대해 추가 정보를 얻어 오류 블록을 정정하여 오류 마루를 해결하는 연접 BCH 다계층 복호 방법
36 36
제 19 항 내지 제 35 항 중 어느 한 항에 기재된 연접 BCH 다계층 복호 방법을 이용한 플래쉬 메모리 장치
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 KR101355982 KR 대한민국 FAMILY
2 KR101355986 KR 대한민국 FAMILY
3 KR101355988 KR 대한민국 FAMILY
4 KR101357544 KR 대한민국 FAMILY
5 US09166626 US 미국 FAMILY
6 US20130132793 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
DOCDB 패밀리 정보가 없습니다
국가 R&D 정보가 없습니다.