1 |
1
디지털 회로;상기 디지털 회로의 동작 여부에 따라 동작 전원 및 비동작 전원 중 어느 하나를 선택하여 상기 디지털 회로에 인가하는 전원 스위치;상기 전원 스위치에 의하여 선택된 전원에 연결되어 저장된 데이터를 보존하는 레지스터;상기 디지털 회로의 내부에서 발생하는 누설전류를 차단하는 전류 차단부; 및선택신호를 출력하여 상기 전원 스위치 및 상기 전류 차단부를 제어하는 전력 절약 장치를 구비하는 것을 특징으로 하는 반도체 장치
|
2 |
2
제1항에 있어서, 상기 전원 스위치는,상기 디지털 회로가 동작하는 동작 모드에서 상기 선택신호에 응답하여 상기 동작 전원을 공급하는 제1 선택 트랜지스터; 및상기 디지털 회로가 동작하지 않는 비동작 모드에서 상기 선택신호에 응답하여 상기 비동작 전원을 공급하는 제2 선택 트랜지스터를 구비하고, 상기 제2 선택 트랜지스터는 상기 제1 선택 트랜지스터보다 문턱 전압(threshold voltage)이 낮은 것을 특징으로 하는 반도체 장치
|
3 |
3
제2항에 있어서,상기 제1 선택 트랜지스터는 PMOS 트랜지스터이고, 상기 제2 선택 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 반도체 장치
|
4 |
4
제2항에 있어서, 상기 전원 스위치는,상기 제1 선택 트랜지스터 및 상기 제2 선택 트랜지스터는 PMOS 트랜지스터이며, 상기 제2 선택 트랜지스터는 상기 선택신호가 반전된 신호에 의하여 제어되는 것을 특징으로 하는 반도체 장치
|
5 |
5
제1항에 있어서, 상기 전류 차단부는,상기 디지털회로에 제1단이 연결되고 접지 전압에 제2단이 연결되며 상기 선택 신호가 반전된 신호를 게이트 입력으로 하는 NMOS 트랜지스터인 것을 특징으로 하는 반도체 장치
|
6 |
6
제5항에 있어서, 상기 NMOS 트랜지스터는,상기 디지털 회로 내부의 트랜지스터보다 문턱 전압이 높은 것을 특징으로 하는 반도체 장치
|
7 |
7
제1항에 있어서, 상기 레지스터는,상기 동작 전원 및 상기 비동작 전원 중 어느 하나가 인가되는 경우 저장된 데이터가 보존되는 것을 특징으로 하는 반도체 장치
|
8 |
8
제1항에 있어서, 상기 레지스터는,마스터-슬레이브 형태의 래치를 사용하고, 데이터가 저장되는 부분을 제외한 부분은 상기 전류차단부에 연결되는 것을 특징으로 하는 반도체 장치
|
9 |
9
제1항에 있어서, 상기 비동작 전원은,상기 동작 전원보다 전압이 낮은 것을 특징으로 하는 반도체 장치
|
10 |
10
회로가 동작하는 동작 모드에서 선택신호에 응답하여 동작 전원을 공급하는 제1 트랜지스터; 및상기 회로가 동작하지 않는 비동작 모드에서 상기 선택신호에 응답하여 비동작 전원을 공급하는 제2 트랜지스터를 구비하고, 상기 제2 트랜지스터는 상기 제1 트랜지스터보다 문턱 전압(threshold voltage)이 낮은 것을 특징으로 하는 전원 스위치
|
11 |
11
제10항에 있어서, 상기 제1 트랜지스터는 PMOS 트랜지스터이고, 상기 제2 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 전원 스위치
|
12 |
12
제10항에 있어서,상기 제1 트랜지스터 및 상기 제2 트랜지스터는 PMOS 트랜지스터이며, 상기 제2 트랜지스터는 상기 선택신호가 반전된 신호에 의하여 제어되는 것을 특징으로 하는 전원 스위치
|
13 |
13
디지털 회로, 레지스터 및 전류 차단부를 구비하는 반도체 장치의 누설 전류 감소 방법에 있어서,상기 디지털 회로가 동작하는 동작 모드의 경우 동작 전원을 상기 디지털 회로 및 상기 레지스터에 인가하는 단계;상기 디지털 회로가 동작하지 않는 비동작 모드의 경우 비동작 전원을 상기 디지털 회로 및 상기 레지스터에 인가하여 누설 전류를 차단하고 상기 레지스터에 저장된 데이터를 보존하는 단계; 및상기 비동작 모드의 경우 상기 전류차단부에 의하여 누설 전류를 차단하는 단계를 구비하는 것을 특징으로 하는 누설 전류 감소 방법
|