| 1 |
1
기준전류를 기준전류 입력단자에서 기준전류 출력단자로 전달하는 제1 트랜지스터;상기 기준전류에 따른 구동전류를 출력하는 제2 트랜지스터를 포함하는 출력부; 및상기 제1 트랜지스터의 세단자의 전압이 상기 제2 트랜지스터의 대응하는 세단자의 전압과 동일해지도록 제어하는 제어부;를 포함하는 전류생성회로
|
| 2 |
2
제1 항에 있어서,상기 제1 및 제2 트랜지스터는 채널의 폭/길이 비(aspect ratio, W/L)가 동일한 전류생성회로
|
| 3 |
3
제1 항에 있어서,상기 제어부는출력단자가 상기 제1 및 제2 트랜지스터의 제어단자에 전기적으로 연결되어 상기 제1 및 제2 트랜지스터의 제어단자의 전압을 동일하게 하고, 반전단자가 상기 제1 트랜지스터의 주전류가 흐르는 두 단자 중 일 단자에 전기적으로 연결되고 비반전단자가 상기 제2 트랜지스터의 주 전류가 흐르는 두 단자 중 상기 제1 트랜지스터의 일 단자에 대응하는 일 단자에 전기적으로 연결되어 상기 제1 트랜지스터의 일 단자의 전압과 상기 제2 트랜지스터의 일 단자의 전압을 동일하게 하는 제1 연산 증폭기; 및비반전단자가 상기 제1 트랜지스터의 주전류가 흐르는 두 단자 중 타 단자에 전기적으로 연결되고 반전단자가 상기 출력부에 전기적으로 연결되어, 상기 제1 트랜지스터의 타 단자의 전압과 상기 제2 트랜지스터의 상기 제1 트랜지스터의 타 단자에 대응하는 타 단자의 전압을 동일하게 하는 제2 연산증폭기;를 포함하는 전류생성회로
|
| 4 |
4
제3 항에 있어서,상기 제1 트랜지스터의 타 단자의 전압과 상기 제2 트랜지스터의 타 단자의 전압을 입력받아 상기 제2 트랜지스터의 제어단자의 전압을 조절하여, 상기 구동전류의 크기가 상기 기준전류의 크기와 동일해지도록 하는 제1 비교부를 더 포함하는 전류생성회로
|
| 5 |
5
제4항에 있어서,상기 제1 비교부는상기 제1 트랜지스터를 통한 기준전류에 따른 전압을 충전하는 제1 커패시터;상기 제2 트랜지스터를 통한 전류에 따른 전압을 충전하는 제2 커패시터;상기 제1 및 제2 커패시터에 충전된 전압을 비교하는 제1 적분기; 및일단이 상기 제1 트랜지스터의 제어단자에 전기적으로 연결되고, 타단이 상기 적분기의 출력단자와 상기 제2 트랜지스터의 제어단자에 전기적으로 연결된 저항부;를 포함하는 전류생성회로
|
| 6 |
6
제5 항에 있어서,상기 저항부는제1 적분기의 출력에 따라 상기 제1 트랜지스터의 제어단자의 전압과 상기 제2 트랜지스터의 제어단자의 전압을 변화시키는 전류생성회로
|
| 7 |
7
제3 항에 있어서,상기 제1 트랜지스터를 통한 기준전류와 상기 제2 트랜지스터를 통한 전류를 입력받아 상기 제2 트랜지스터의 일 단자의 전압을 조절하여, 상기 구동전류의 크기가 상기 기준전류의 크기와 동일해지도록 하는 제2 비교부를 더 포함하는 전류생성회로
|
| 8 |
8
제1 항의 전류생성회로가 n(n은 2이상의 정수)개 배열되고,m(m은 n보다 작은 자연수)번째 전류생성회로의 기준전류 출력단자는 m+1번째 전류생성회로의 기준전류 입력단자에 전기적으로 연결된 구동 집적회로
|
| 9 |
9
제1 항의 전류생성회로; 및상기 전류생성회로로부터 입력된 전류를 전달하는 전류 미러부와, 상기 전류 미러부로부터 전달받은 전류를 출력하는 전류 DAC부로 이루어진 제1 전류전달회로;를 포함하는 전류공급회로
|
| 10 |
10
제1 항의 전류생성회로; 및상기 전류생성회로로부터 입력된 전류를 샘플/홀딩하여 전류 DAC부로 전달하는 전류 샘플/홀딩부와, 상기 전류 샘플/홀딩부로부터 전달받은 전류를 출력하는 전류 DAC부로 이루어진 제2 전류전달회로;를 포함하는 전류공급회로
|
| 11 |
11
제1 항의 전류생성회로; 및상기 전류생성회로로부터 입력된 전류를 전류 DAC부로 전달하는 전류 미러부와, 상기 전류 미러부로부터 전달받은 전류를 전류 샘플/홀딩부로 출력하는 전류 DAC부와, 상기 전류 DAC부로부터 입력받은 전류를 샘플/홀딩하여 출력하는 전류 샘플/홀딩부로 이루어진 제3 전류전달회로;를 포함하는 전류공급회로
|
