맞춤기술찾기

이전대상기술

멀티 비트 저장 가능한 메모리 장치

  • 기술번호 : KST2015117769
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명에 따른 멀티 비트 저장 가능한 메모리 장치에 관한 것이다. 본 발명에 따른 멀티 비트 저장 가능한 메모리 장치는 제1 전극과 제2 전극 사이에 형성되고 히스테리시스를 나타내는 전기적으로 분극 가능한 물질을 포함하는 메모리부 및 제1 전극과 메모리부 사이의 일부 영역에 형성되고 외부에서 전압이 인가되는 경우에 전하 트랩이 가능하며 트랩된 전하에 의해 제1 전극과 제2 전극 사이에 인가되는 전압에 의한 전기장이 상쇄되어 메모리부의 일부 영역의 분극 상태를 유지시키는 전하트랩부를 포함하는 셀 커패시터, 워드라인으로 인가되는 신호에 따라 셀 커패시터 및 서로 병렬 연결된 복수개의 메인비트라인을 전기적으로 연결하는 셀 트랜지스터, 복수개의 메인비트라인과 쌍을 이루는 복수개의 서브비트라인, 복수개의 메인비트라인에 각각 연결되어 셀 커패시터에 저장된 전하와 동일한 전하가 충전되는 복수개의 전하저장부, 하나의 메인비트라인과 하나의 서브비트라인으로 이루어진 비트라인 쌍은 동일한 전압레벨로 프리차지시키되, 각각의 비트라인 쌍마다 서로 다른 전압레벨로 프리차지시키는 복수개의 등화부, 복수개의 전하저장부와 복수개의 메인비트라인 간의 전하분배에 따라, 비트라인 쌍들의 프리차지 전압을 상이한 전압레벨로 조정하는 복수개의 감지증폭부 및 복수개의 메인비트라인 및 복수개의 서브비트라인으로부터 출력되는 출력신호를 비교하고, 디지털신호로 변환하는 신호변환부를 포함한다. 강유전체, 일렉트렛, 전하 트랩(charge trap), 멀티 비트, 센싱 방법
Int. CL G11C 7/22 (2006.01) G11C 5/14 (2006.01) G11C 7/12 (2006.01) G11C 11/22 (2006.01)
CPC G11C 11/221(2013.01) G11C 11/221(2013.01) G11C 11/221(2013.01) G11C 11/221(2013.01) G11C 11/221(2013.01) G11C 11/221(2013.01) G11C 11/221(2013.01)
출원번호/일자 1020090000324 (2009.01.05)
출원인 한국과학기술원
등록번호/일자 10-1042520-0000 (2011.06.13)
공개번호/일자 10-2010-0081059 (2010.07.14) 문서열기
공고번호/일자 (20110620) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2009.01.05)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이희철 대한민국 대전 유성구
2 김우영 대한민국 대구 수성구
3 이용수 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김성호 대한민국 서울특별시 강남구 도곡로 *** (역삼동,미진빌딩 *층)(KNP 특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2009.01.05 수리 (Accepted) 1-1-2009-0002562-08
2 선행기술조사의뢰서
Request for Prior Art Search
2010.08.12 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2010.09.14 수리 (Accepted) 9-1-2010-0058409-43
4 의견제출통지서
Notification of reason for refusal
2010.09.30 발송처리완료 (Completion of Transmission) 9-5-2010-0435590-70
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2010.11.22 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2010-0760646-26
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2010.11.22 수리 (Accepted) 1-1-2010-0760638-61
7 등록결정서
Decision to grant
2011.05.31 발송처리완료 (Completion of Transmission) 9-5-2011-0296921-52
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
14 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
제1 전극과 제2 전극 사이에 형성되고 히스테리시스를 나타내는 전기적으로 분극 가능한 물질을 포함하는 메모리부 및 상기 제1 전극과 상기 메모리부 사이의 일부 영역에 형성되고 외부에서 전압이 인가되는 경우에 전하 트랩이 가능하며 트랩된 전하에 의해 상기 제1 전극과 상기 제2 전극 사이에 인가되는 전압에 의한 전기장이 상쇄되어 상기 메모리부의 일부 영역의 분극 상태를 유지시키는 전하트랩부를 포함하는 셀 커패시터; 워드라인으로 인가되는 신호에 따라 상기 셀 커패시터 및 서로 병렬 연결된 복수개의 메인비트라인을 전기적으로 연결하는 셀 트랜지스터; 상기 복수개의 메인비트라인과 쌍을 이루는 복수개의 서브비트라인; 상기 복수개의 메인비트라인에 각각 연결되어 상기 셀 커패시터에 저장된 전하와 동일한 전하가 충전되는 복수개의 전하저장부; 하나의 메인비트라인과 하나의 서브비트라인으로 이루어진 비트라인 쌍은 동일한 전압레벨로 프리차지시키되, 각각의 비트라인 쌍마다 서로 다른 전압레벨로 프리차지시키는 복수개의 등화부; 상기 복수개의 전하저장부와 상기 복수개의 메인비트라인 간의 전하분배에 따라, 상기 비트라인 쌍들의 프리차지 전압을 상이한 전압레벨로 조정하는 복수개의 감지증폭부; 및 상기 복수개의 메인비트라인 및 상기 복수개의 서브비트라인으로부터 출력되는 출력신호를 비교하고, 디지털신호로 변환하는 신호변환부를 포함하는, 멀티 비트 저장 가능한 메모리 장치
2 2
제1항에 있어서, 상기 메모리부는 강유전체 및 일렉트렛 물질 중 하나를 포함하는, 멀티 비트 저장 가능한 메모리 장치
3 3
제1항에 있어서, 상기 전하트랩부는 상기 메모리부의 상부 표면적의 절반보다 크거나 작은 면적을 갖도록 형성된, 멀티 비트 저장 가능한 메모리 장치
4 4
제1항에 있어서, 상기 감지증폭부는, 상기 전하저장부에 충전된 전압레벨이 상기 메인비트라인의 프리차지 전압레벨보다 클 경우, 상기 메인비트라인의 프리차지 전압레벨에서 소정레벨로 증가시키고, 상기 전하저장부에 충전된 전압레벨이 상기 메인비트라인의 프리차지 전압레벨보다 작을 경우, 상기 메인비트라인의 프리차지 전압레벨에서 소정레벨로 감소시키는, 멀티 비트 저장 가능한 메모리 장치
5 5
제1항에 있어서, 상기 신호변환부는, 상기 복수개의 메인비트라인 및 상기 복수개의 서브비트라인으로부터 출력되는 출력신호의 크기를 비교하는 복수개의 비교기; 및 상기 복수개의 비교기에서 출력되는 출력신호들을 디지털신호로 변환하는 멀티플렉서를 포함하는, 멀티 비트 저장 가능한 메모리 장치
6 6
제1 전극과 제2 전극 사이에 형성되고 히스테리시스를 나타내는 전기적으로 분극 가능한 물질을 포함하는 메모리부 및 상기 제1 전극과 상기 메모리부 사이의 일부 영역에 형성되고 외부에서 전압이 인가되는 경우에 전하 트랩이 가능하며 트랩된 전하에 의해 상기 제1 전극과 상기 제2 전극 사이에 인가되는 전압에 의한 전기장이 상쇄되어 상기 메모리부의 일부 영역의 분극 상태를 유지시키는 전하트랩부를 포함하는 셀 커패시터; 워드라인으로 인가되는 신호에 따라 상기 셀 커패시터 및 메인비트라인을 전기적으로 연결하는 셀 트랜지스터; 상기 메인비트라인과 쌍을 이루는 서브비트라인; 상기 메인비트라인에 연결되어 상기 셀 커패시터에 저장된 전하와 동일한 전하가 충전되는 전하저장부; 상기 메인비트라인 및 상기 서브비트라인을 설정된 동일한 전압레벨로 프리차지시키는 등화부; 상기 전하저장부 및 상기 메인비트라인 간의 전하분배에 따라, 상기 메인비트라인 및 상기 서브비트라인의 프리차지 전압을 설정된 상이한 기준전압레벨로 조정하는 감지증폭부; 상기 메인비트라인과 상기 서브비트라인으로부터 출력되는 출력신호의 크기를 비교하는 비교부; 및 상기 비교부의 출력신호에 따라 인에이블되고, 상기 등화부의 프리차지 전압레벨에 따라 설정된 디지털신호를 출력하는 멀티플렉서를 포함하는, 멀티 비트 저장 가능한 메모리 장치
7 7
제6항에 있어서, 상기 메모리부는 강유전체 및 일렉트렛 물질 중 하나를 포함하는, 멀티 비트 저장 가능한 메모리 장치
8 8
제6항에 있어서, 상기 전하트랩부는 상기 메모리부의 상부 표면적의 절반보다 크거나 작은 면적을 갖도록 형성된, 멀티 비트 저장 가능한 메모리 장치
9 9
제6항에 있어서, 상기 전하저장부에 저장된 데이터를 저장하고, 저장된 데이터를 상기 전하저장부에 재기입하기 위한 버퍼부; 상기 감지증폭부의 기준전압레벨을 설정하는 레벨설정부; 상기 등화부에서 설정된 프리차지 전압을 상기 멀티플렉서로 출력하는 비교기준레벨발생부; 및 상기 멀티플렉서가 디스에이블될 경우 상기 등화부의 프리차지 전압레벨 및 상기 레벨설정부의 기준전압레벨이 각각 다른 레벨로 재설정되도록 제어하고, 상기 멀티플렉서가 인에이블될 경우 상기 등화부 및 상기 레벨설정부의 작동을 중지시키는 제어부를 더 포함하는, 멀티 비트 저장 가능한 메모리 장치
10 10
제6항에 있어서, 상기 감지증폭부는, 상기 전하저장부에 충전된 전압레벨이 상기 메인비트라인의 프리차지 전압레벨보다 클 경우, 상기 메인비트라인의 프리차지 전압레벨에서 소정레벨로 증가시키고, 상기 전하저장부에 충전된 전압레벨이 상기 메인비트라인의 프리차지 전압레벨보다 작을 경우, 상기 메인비트라인의 프리차지 전압레벨에서 소정레벨로 감소시키는, 멀티 비트 저장 가능한 메모리 장치
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.