| 1 |
1
NMOS 활성영역 및 PMOS 활성영역을 구비하되, 상기 활성영역들 각각에서 상기 NMOS 활성영역은 n채널영역 및 상기 n채널영역에 의해 이격된 소오스/드레인 영역을 포함하고, 상기 PMOS 활성영역은 p채널영역 및 상기 p채널영역에 의해 이격된 소오스/드레인 영역을 포함하고, 상기 NMOS 활성영역 및 PMOS 활성영역이 기판의 측벽에 형성되어 서로 대향되는 반도체 기판; 상기 n채널영역 및 p채널영역의 상부로서, 상기 반도체 기판의 측벽 각각에 형성되는 게이트 전극들; 및 상기 게이트 전극들과 상기 p 및 n채널영역들 사이에 형성된 게이트 절연막들을 포함하는 것을 특징으로 하는 3차원 CMOS 전계효과 트랜지스터
|
| 2 |
2
제1항에 있어서, 상기 NMOS 게이트 전극과 상기 PMOS 게이트 전극의 높이가 서로 다른 것을 특징으로 하는 3차원 CMOS 전계효과 트랜지스터
|
| 3 |
3
제1항에 있어서, 상기 게이트 절연막들은 산화막 또는 질화막인 것을 특징으로 하는 3차원 CMOS 전계효과 트랜지스터
|
| 4 |
4
제1항에 있어서, 상기 NMOS 게이트 전극의 게이트 절연막은 상기 PMOS 게이트 전극의 게이트 절연막과 다른 물질막인 것을 특징으로 하는 3차원 CMOS 전계효과 트랜지스터
|
| 5 |
5
(a) 반도체 기판의 양 측벽에 n채널영역 및 p채널영역에 의해 이격된 소오스/드레인 영역들을 포함하는 NMOS 활성영역 및 PMOS 활성영역을 서로 대향시켜 형성하는 단계; (b) 상기 n채널영역 및 p채널영역의 상부로, 상기 양 측벽에 게이트 절연막을 형성하는 단계; (c) 상기 양 측벽에 형성된 상기 게이트 절연막 상부에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 3차원 CMOS 전계효과 트랜지스터 제조방법
|
| 6 |
6
제5항에 있어서, 상기 (a) 단계는 상기 기판 일부에 NMOS 활성영역이 형성된 기판 상층에 산화막을 형성하는 단계; 포토 마스크를 이용하여 상기 NMOS 활성영역을 포함하는 측벽 및 기판 측벽이 드러나도록 식각하는 단계; 상기 NMOS 활성영역의 측벽에 n형 불순물을 주입하여 n채널영역 및 상기 n채널영역에 의해 이격된 소오스/드레인 영역들을 포함하는 NMOS 활성영역을 형성하는 단계; 및 상기 NMOS 활성영역과 대향하는 상기 기판 측벽에 p형 불순물을 주입하여 p채널영역 및 상기 p채널영역에 의해 이격된 소오스/드레인 영역들을 포함하는 PMOS 활성영역을 형성하는 단계를 포함하는 것을 특징으로 하는 3차원 CMOS 전계효과 트랜지스터 제조방법
|
| 7 |
7
제5항에 있어서, 상기 (b)단계는 상기 (a) 단계를 통해 형성된 상기 NMOS 및 PMOS 활성영역 상층 및 측벽에 산화막을 형성하는 단계; 및 상기 산화막의 패터닝을 통하여 상기 각 채널영역들의 측벽을 감싸는 게이트 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 3차원 CMOS 전계효과 트랜지스터 제조방법
|
| 8 |
8
제5항에 있어서, 상기 (c) 단계는 상기 게이트 절연막 및 상기 기판 일부에 금속(metal)층을 증착하는 단계; 상기 증착된 금속(metal)층을 사진식각 방법을 이용하여 게이트 패터닝을 하는 단계를 포함하는 것을 특징으로 하는 3차원 CMOS 전계효과 트랜지스터 제조방법
|
| 9 |
9
제5항 내지 제8항 중 어느 한 항에 있어서, 상기 p채널영역 및 n채널영역은 완전 공핍이 가능한 폭을 갖는 핀이며, 상기 핀의 폭의 조절은 상기 기판의 측벽 높이에 의해 조절하는 것을 특징으로 하는 3차원 CMOS 전계효과 트랜지스터 제조방법
|
| 10 |
10
제5항 내지 제8항 중 어느 한 항에 있어서, 상기 NMOS 게이트전극과 상기 n채널영역 사이에 형성된 게이트 절연막을 상기 PMOS 게이트 전극과 상기 p채널영역 사이에 형성된 게이트 절연막과 다른 물질막으로 형성하는 것을 특징으로 하는 3차원 CMOS 전계효과 트랜지스터 제조방법
|
| 11 |
11
제5항 내지 제8항 중 어느 한 항에 있어서, 상기 게이트 절연막은 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 3차원 CMOS 전계효과 트랜지스터 제조방법
|
| 12 |
12
제5항 내지 제8항 중 어느 한 항에 있어서,상기 NMOS 게이트 전극의 게이트 절연막을 상기 PMOS 게이트 전극의 게이트 절연막과 다른 물질막으로 형성하는 것을 징으로 하는 3차원 CMOS 전계효과 트랜지스터 제조방법
|
