맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

쇼트키 장벽 전계효과 트랜지스터 및 그 제조방법

  • 기술번호 : KST2015162637
  • 담당센터 : 대구기술혁신센터
  • 전화번호 : 053-550-1450
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은, 기판과, 상기 기판상에 쇼트키 장벽으로 형성되는 소스 및 드레인과, 상기 소스 및 드레인을 감싸며 상기 기판상에 형성되는 게이트 유전체층과, 상기 게이트 유전체층 상에 형성되는 게이트를 포함하는 것을 특징으로 하는 쇼트키 장벽 전계효과 트랜지스터 및 그 제조방법을 제안한다.질화물 반도체, 쇼트키 장벽, MOSFET
Int. CL H01L 29/47 (2006.01.01) H01L 29/78 (2006.01.01) H01L 29/20 (2006.01.01) H01L 29/423 (2006.01.01)
CPC H01L 29/47(2013.01) H01L 29/47(2013.01) H01L 29/47(2013.01) H01L 29/47(2013.01)
출원번호/일자 1020050100929 (2005.10.25)
출원인 경북대학교 산학협력단
등록번호/일자 10-0731583-0000 (2007.06.18)
공개번호/일자 10-2007-0044712 (2007.04.30) 문서열기
공고번호/일자 (20070622) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2005.10.25)
심사청구항수 15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 경북대학교 산학협력단 대한민국 대구광역시 북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 함성호 대한민국 대구 수성구
2 이정희 대한민국 대구 수성구
3 이헌복 대한민국 부산 해운대구
4 조현익 대한민국 울산 남구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김일환 대한민국 서울특별시 관악구 남부순환로 ****, ***호 제니스국제특허법률사무소 (봉천동, 청동빌딩)
2 이지연 대한민국 서울특별시 관악구 남부순환로 ****, ***호 제니스국제특허법률사무소 (봉천동, 청동빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 경북대학교 산학협력단 대구광역시 북구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2005.10.25 수리 (Accepted) 1-1-2005-0607134-00
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2006.06.19 수리 (Accepted) 4-1-2006-0014280-97
3 선행기술조사의뢰서
Request for Prior Art Search		 2006.08.09 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2006.09.14 수리 (Accepted) 9-1-2006-0056683-62
5 의견제출통지서
Notification of reason for refusal		 2006.09.21 발송처리완료 (Completion of Transmission) 9-5-2006-0546291-76
6 지정기간연장신청서
Request for Extension of Designated Period		 2006.11.21 수리 (Accepted) 1-1-2006-0850438-42
7 지정기간연장신청서
Request for Extension of Designated Period		 2006.12.21 수리 (Accepted) 1-1-2006-0948447-73
8 명세서등보정서
Amendment to Description, etc.		 2007.01.22 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2007-0065317-69
9 의견서
Written Opinion		 2007.01.22 수리 (Accepted) 1-1-2007-0065309-04
10 대리인변경신고서
Agent change Notification		 2007.05.09 수리 (Accepted) 1-1-2007-0343591-06
11 등록결정서
Decision to grant		 2007.05.31 발송처리완료 (Completion of Transmission) 9-5-2007-0304892-21
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2018.03.26 수리 (Accepted) 4-1-2018-5051994-32
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.23 수리 (Accepted) 4-1-2020-5136893-04
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판과,상기 기판상에 쇼트키 장벽으로 형성되는 소스 및 드레인과,상기 소스 및 드레인을 감싸며 상기 기판상에 형성되는 게이트 유전체층과,상기 게이트 유전체층 상에 형성되는 게이트를 포함하고;상기 쇼트키 장벽은, 상기 기판이 p형 반도체인 경우에는 상기 소스 및 드레인 금속보다 일함수가 큰 상기 p형 반도체 기판을 상기 소스 및 드레인에 접촉하고, 상기 기판이 n형 반도체인 경우에는 상기 소스 및 드레인 금속보다 일함수가 작은 상기 n형 반도체 기판을 상기 소스 및 드레인에 접촉하여, 형성하는 것을 특징으로 하는 쇼트키 장벽 전계효과 트랜지스터
2 2
제1항에 있어서,상기 기판은 GaN, InN, AlN, SiC, InGaN, AlGaN 반도체 중의 어느 하나에서 선택되는 것을 특징으로 하는 쇼트키 장벽 전계효과 트랜지스터
3 3
제2항에 있어서,상기 GaN 반도체 기판은, Si 기판과, 상기 Si 기판에 형성되는 버퍼층과, 상기 버퍼층에 형성되는 인위적으로 도핑하지 않은 GaN층을 포함하는 것을 특징으로 하는 쇼트키 장벽 전계효과 트랜지스터
4 4
제3항에 있어서,상기 버퍼층은 AlN, GaN, AlGaN, 또는 이들의 조합중의 어느 하나인 것을 특징으로 하는 쇼트키 장벽 전계효과 트랜지스터
5 5
제1항에 있어서,상기 소스 및 드레인은, Ni, Ti, TiN, Pt, Au, RuO2, V, W, WN, Hf, HfN, Mo, NiSi, CoSi2, WSi, PtSi, Ir, Zr, Ta, TaN, Cu, Ru, Co 또는 그 조합 중의 어느 하나에서 선택되는 것을 특징으로 하는 쇼트키 장벽 전계효과 트랜지스터
6 6
제1항에 있어서,상기 게이트 유전체층은, Sc2O3, AlN, Ga2O3, SiO2, Si3N4, Al2O3, Gd2O3, AlxGa2(1-x)O3, MgO 또는 그 조합 중의 어느 하나에서 선택되는 것을 특징으로 하는 쇼트키 장벽 전계효과 트랜지스터
7 7
제1항에 있어서,상기 게이트는 Au를 사용하는 것을 특징으로 하는 쇼트키 장벽 전계효과 트랜지스터
8 8
제1항에 있어서,상기 게이트는 폴리실리콘을 사용하는 것을 특징으로 하는 쇼트키 장벽 전계효과 트랜지스터
9 9
기판이 p형 반도체인 경우에는 소스 및 드레인 금속보다 일함수가 큰 상기 p형 반도체 기판을 상기 소스 및 드레인에 접촉하고, 상기 기판이 n형 반도체인 경우에는 상기 소스 및 드레인 금속보다 일함수가 작은 상기 n형 반도체 기판을 상기 소스 및 드레인에 접촉하여, 쇼트키 장벽으로 형성하는 S/D 공정 단계와,상기 소오스 및 드레인을 감싸며 상기 기판상에 게이트 유전체층을 형성하는 단계와,상기 게이트 유전체층 상에 게이트를 형성하는 게이트 공정 단계를 포함하는 것을 특징으로 하는 것을 특징으로 하는 쇼트키 장벽 전계효과 트랜지스터의 제조방법
10 10
제9항에 있어서,상기 기판은 GaN, InN, AlN, SiC, InGaN, AlGaN 반도체 중의 어느 하나에서 선택되는 것을 특징으로 하는 쇼트키 장벽 전계효과 트랜지스터의 제조방법
11 11
제9항에 있어서,상기 소스 및 드레인은, Ni, Ti, TiN, Pt, Au, RuO2, V, W, WN, Hf, HfN, Mo, NiSi, CoSi2, WSi, PtSi, Ir, Zr, Ta, TaN, Cu, Ru, Co 또는 그 조합 중의 어느 하나에서 선택되는 것을 특징으로 하는 쇼트키 장벽 전계효과 트랜지스터의 제조방법
12 12
제9항에 있어서,상기 게이트 유전체층은, Sc2O3, AlN, Ga2O3, SiO2, Si3N4, Al2O3, Gd2O3, AlxGa2(1-x)O3, MgO 또는 그 조합 중의 어느 하나에서 선택되는 것을 특징으로 하는 쇼트키 장벽 전계효과 트랜지스터의 제조방법
13 13
제9항에 있어서,상기 게이트는 Au를 사용하는 것을 특징으로 하는 쇼트키 장벽 전계효과 트랜지스터의 제조방법
14 14
제9항에 있어서,상기 게이트는 폴리실리콘을 사용하는 것을 특징으로 하는 쇼트키 장벽 전계효과 트랜지스터의 제조방법
15 15
제9항에 있어서,상기 S/D 공정 전에 상기 기판을 세정하는 단계와, 상기 게이트 공정 후 컨택 오픈하는 단계를 더 포함하는 것을 특징으로 하는 쇼트키 장벽 전계효과 트랜지스터의 제조방법
16 16
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.