맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

ALD 방법에 의한 반도체 디바이스 및 그 제조방법

  • 기술번호 : KST2014006964
  • 담당센터 : 대구기술혁신센터
  • 전화번호 : 053-550-1450
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 원자층 증착 (atomic layer deposition : ALD) 방법으로 낮은 저항의 Ni 박막을 증착하여 니켈 실리사이드를 형성하는 반도체 디바이스 및 그 제조방법에 관한 것이다.이를 위해, 본 발명은, 실리콘 기판상에 게이트 패턴 및 소오스/드레인 영역을 형성하는 단계와, 상기 게이트 패턴 및 소오스/드레인 영역 상에 Ni 전구체를 사용하여 ALD 공정으로 Ni 박막을 증착시키는 단계와, 상기 니켈 박막을 열처리하여 상기 게이트 패턴과 소오스/드레인 영역 상에 니켈 실리사이드막(NiSi)을 형성하는 단계와, 상기 니켈 실리사이드막 형성시 반응하지 않은 상기 니켈 박막을 선택적으로 제거하는 단계를 포함하고, 상기 Ni 박막은 Ni 상과 Ni3C 상으로 구성되는 것을 특징으로 하는 반도체 디바이스의 제조방법 및 이에 의해 제조되는 반도체 디바이스를 제공한다.실리사이드, ALD, RTP, 살리사이드
Int. CL C23C 16/455 (2006.01.01) C23C 16/06 (2006.01.01) C23C 16/56 (2006.01.01)
CPC C23C 16/45553(2013.01) C23C 16/45553(2013.01) C23C 16/45553(2013.01)
출원번호/일자 1020060023861 (2006.03.15)
출원인 경북대학교 산학협력단, 한국화학연구원
등록번호/일자 10-0809000-0000 (2008.02.25)
공개번호/일자 10-2007-0093688 (2007.09.19) 문서열기
공고번호/일자 (20080305) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항 심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2006.03.15)
심사청구항수 13

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 경북대학교 산학협력단 대한민국 대구광역시 북구
2 한국화학연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이정희 대한민국 대구 수성구
2 함성호 대한민국 대구광역시 수성구
3 공성호 대한민국 대구광역시 동구
4 조현익 대한민국 대구광역시 북구
5 도관우 대한민국 대구광역시 수성구
6 배남진 대한민국 대구광역시 수성구
7 김윤수 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김일환 대한민국 서울특별시 관악구 남부순환로 ****, ***호 제니스국제특허법률사무소 (봉천동, 청동빌딩)
2 이지연 대한민국 서울특별시 관악구 남부순환로 ****, ***호 제니스국제특허법률사무소 (봉천동, 청동빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 경북대학교 산학협력단 대한민국 대구광역시 북구
2 한국화학연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2006.03.15 수리 (Accepted) 1-1-2006-0180566-06
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2006.06.19 수리 (Accepted) 4-1-2006-0014280-97
3 선행기술조사의뢰서
Request for Prior Art Search		 2006.11.10 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2006.12.05 수리 (Accepted) 9-1-2006-0082122-25
5 의견제출통지서
Notification of reason for refusal		 2007.02.14 발송처리완료 (Completion of Transmission) 9-5-2007-0087034-05
6 지정기간연장신청서
Request for Extension of Designated Period		 2007.04.16 수리 (Accepted) 1-1-2007-0286746-15
7 대리인변경신고서
Agent change Notification		 2007.05.09 수리 (Accepted) 1-1-2007-0343591-06
8 지정기간연장신청서
Request for Extension of Designated Period		 2007.05.14 수리 (Accepted) 1-1-2007-0354961-43
9 명세서등보정서
Amendment to Description, etc.		 2007.06.14 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2007-0432299-33
10 의견서
Written Opinion		 2007.06.14 수리 (Accepted) 1-1-2007-0432300-03
11 최후의견제출통지서
Notification of reason for final refusal		 2007.09.05 발송처리완료 (Completion of Transmission) 9-5-2007-0483958-44
12 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2007.09.19 보정각하 (Rejection of amendment) 1-1-2007-0677845-97
13 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2007.09.19 수리 (Accepted) 1-1-2007-0677846-32
14 거절결정서
Decision to Refuse a Patent		 2008.01.07 발송처리완료 (Completion of Transmission) 9-5-2008-0007370-12
15 보정각하결정서
Decision of Rejection for Amendment		 2008.01.07 발송처리완료 (Completion of Transmission) 9-5-2008-0006172-00
16 명세서 등 보정서(심사전치)
Amendment to Description, etc(Reexamination)		 2008.01.21 보정승인 (Acceptance of amendment) 7-1-2008-0002350-86
17 등록결정서
Decision to grant		 2008.02.25 발송처리완료 (Completion of Transmission) 9-5-2008-0094320-57
18 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2008.04.16 수리 (Accepted) 4-1-2008-5059312-66
19 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2008.05.14 수리 (Accepted) 4-1-2008-5074743-27
20 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2008.12.24 수리 (Accepted) 4-1-2008-5208083-56
21 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2017.09.14 수리 (Accepted) 4-1-2017-5149242-13
22 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2017.09.14 수리 (Accepted) 4-1-2017-5149265-52
23 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2018.03.26 수리 (Accepted) 4-1-2018-5051994-32
24 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.23 수리 (Accepted) 4-1-2020-5136893-04
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
실리콘 기판상에 게이트 패턴 및 소오스/드레인 영역을 형성하는 단계와,상기 게이트 패턴 및 소오스/드레인 영역 상에 Ni 전구체를 사용하여 ALD 공정으로 Ni 박막을 증착시키는 단계와,상기 니켈 박막을 열처리하여 상기 게이트 패턴과 소오스/드레인 영역 상에 니켈 실리사이드막(NiSi)을 형성하는 단계와,상기 니켈 실리사이드막 형성시 반응하지 않은 상기 니켈 박막을 선택적으로 제거하는 단계를 포함하고;상기 Ni 박막은 Ni 상과 Ni3C 상으로 구성되는 것을 특징으로 하는 반도체 디바이스의 제조방법
2 2
실리콘 기판상에 게이트 패턴 및 소오스/드레인 영역을 형성하는 단계와;상기 게이트 패턴 상에 Ni 전구체를 사용하여 ALD 공정으로 Ni 박막을 증착시키는 단계와;상기 니켈 박막을 열처리하여 상기 게이트 패턴 상에 니켈 실리사이드막(FUSI)을 형성하는 단계와;상기 니켈 실리사이드막 형성시 반응하지 않은 상기 니켈 박막을 선택적으로 제거하는 단계를 포함하고;상기 Ni 박막은 Ni 상과 Ni3C 상으로 구성되는 것을 특징으로 하는 반도체 디바이스의 제조방법
3 3
제1항 또는 제2항에 있어서,상기 Ni 박막을 형성하는 ALD 온도창은 200 ~ 250℃의 범위인 것을 특징으로 하는 반도체 디바이스의 제조방법
4 4
제1항 또는 제2항에 있어서,상기 열처리 공정은 급속 열처리 공정(RTP)인 것을 특징으로 하는 반도체 디바이스의 제조방법
5 5
제4항에 있어서,상기 RTP의 공정 온도는 800℃ 이하의 범위인 것을 특징으로 하는 반도체 디바이스의 제조방법
6 6
제1항 또는 제2항에 있어서,상기 Ni 상과 Ni3C 상의 구성비는 3:7인 것을 특징으로 하는 반도체 디바이스의 제조방법
7 7
제1항 또는 제2항에 있어서,상기 열처리 공정에서 상기 Ni 박막 표면상에 탄소가 잔류하여 상기 니켈 실리사이드막 상에 캡핑층을 형성하는 것을 특징으로 하는 반도체 디바이스의 제조방법
8 8
제1항 또는 제2항에 있어서,상기 ALD 공정은 퍼징(purging) 공정을 제거한 상태인 사이클릭 CVD 공정으로 대체되는 것을 특징으로 하는 반도체 디바이스의 제조방법
9 9
제1항 또는 제2항에 있어서,상기 ALD 공정에서, H2는 반응 가스로 사용되고, Ar은 퍼지 가스로 사용되는 것을 특징으로 하는 반도체 디바이스의 제조방법
10 10
삭제
11 11
제1항 또는 제2항에 있어서,상기 ALD 공정에서 반응물질의 주입과정은, 1주기당 니켈 전구체, 퍼지가스, 반응가스, 퍼지가스 순의 공정 사이클을 갖는 것을 특징으로 하는 반도체 디바이스의 제조방법
12 12
실리콘 기판상에 형성되는 게이트 패턴 및 소오스/드레인 영역과;상기 게이트 패턴 및 소오스/드레인 영역 상에 Ni 박막을 증착하고 상기 증착된 Ni 박막을 열처리하여 상기 Ni와 실리콘을 반응시켜 형성되는 니켈 실리사이드(NiSi)막과;상기 니켈 실리사이드막 상에 형성되는 탄소 캡핑층을 포함하는 것을 특징으로 하는 반도체 디바이스
13 13
실리콘 기판상에 형성되는 게이트 패턴 및 소오스/드레인 영역과;상기 게이트 패턴 상에 Ni 박막을 증착하고 상기 증착된 Ni 박막을 열처리하여 상기 Ni와 실리콘을 반응시켜 형성되는 니켈 실리사이드(Ni FUSI)막과;상기 니켈 실리사이드막 상에 형성되는 탄소 캡핑층을 포함하는 것을 특징으로 하는 반도체 디바이스
14 14
제12항 또는 제13항에 있어서,상기 Ni 박막은 ALD 공정 또는 퍼징(purging) 공정을 제거한 상태인 사이클릭 CVD 공정 중의 어느 하나에 의해 형성되는 것을 특징으로 하는 반도체 디바이스
15 15
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.