| 1 |
1
체배 지연 동기루프 회로에 있어서,입력된 기준 클럭 신호가 통과되는 하나 이상의 지연 라인을 포함하며, 상기 지연 라인의 동작에 따라 체배 지연된 펄스 신호를 출력하는 링 발진기;상기 링 발진기 출력으로부터 제1 펄스 신호를 입력받아, 상기 제1 펄스 신호의 펄스 시간폭에 대응되는 제1 전압을 출력하는 제1 시간 저장기;상기 링 발진기 출력으로부터 제2 펄스 신호를 입력받아, 상기 제2 펄스 신호의 펄스 시간폭에 대응되는 제2 전압을 출력하는 제2 시간 저장기;상기 제1 전압 및 상기 제2 전압의 비교 결과에 따라 상기 링 발진기를 제어하는 주파수 보정부;상기 제1 전압 및 상기 제2 전압을 비교하고, 상기 비교 결과를 출력하는 비교기; 및동작 모드에 따라, 상기 비교기 출력을 상기 주파수 보정부로 전달하는 분배기를 포함하는 체배 지연 동기루프 회로
|
| 2 |
2
제1항에 있어서,상기 주파수 보정부는상기 기준 클럭 신호의 입력 주기에 따라, 상기 제1 전압 및 상기 제2 전압의 비교 결과에 대응되는 디지털 코드값을 축적하는 제1 디지털 축적기; 및상기 제1 디지털 축적기에서 축적되는 제1 디지털 코드값을 아날로그 제어 신호로 변환하여 상기 링 발진기의 제어 신호로 인가하는 D/A 컨버터를 포함하는 체배 지연 동기루프 회로
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서,상기 제1 시간 저장기 또는 상기 제2 시간 저장기는,상기 기준 클럭 신호의 입력시마다 리셋되어, 상기 제1 펄스 신호 또는 상기 제2 펄스 신호를 재입력받는 체배 지연 동기루프 회로
|
| 5 |
5
제1항에 있어서,상기 제1 시간 저장기는 캘리브레이션 펄스가 입력되는 경우 제1 캘리브레이션 전압을 출력하고,상기 제2 시간 저장기는 상기 캘리브레이션 펄스가 입력되는 경우 제2 캘리브레이션 전압을 출력하며,상기 비교기는 상기 제1 캘리브레이션 전압 및 상기 제2 캘리브레이션 전압을 비교하고,상기 비교기 출력에 따라 에러 검출값을 누적하는 제2 디지털 축적기를 더 포함하는 체배 지연 동기루프 회로
|
| 6 |
6
제5항에 있어서,상기 제1 시간 저장기 또는 상기 제2 시간 저장기는상기 에러 검출값에 따라 가변되는 적어도 하나의 가변 캐패시터를 포함하는 체배 지연 동기루프 회로
|
| 7 |
7
체배 지연 동기루프의 주파수 합성방법에 있어서,입력된 기준 클럭 신호가 인가되면, 링 발진기에 포함된 하나 이상의 지연 라인의 동작에 따라 지연 펄스 신호를 생성하는 단계;상기 지연 펄스 신호에 따라 상기 기준 클럭 신호보다 일정 배수 체배된 클럭 신호를 합성하여 출력하는 단계;제1 시간 저장기가 상기 체배 지연된 펄스 신호로부터 제1 펄스 신호를 입력받아, 상기 제1 펄스 신호의 펄스 시간폭에 대응되는 제1 전압을 획득하는 단계;제2 시간 저장기가 상기 체배 지연된 펄스 신호로부터 제2 펄스 신호를 입력받아, 상기 제2 펄스 신호의 펄스 시간폭에 대응되는 제2 전압을 획득하는 단계; 및상기 제1 전압 및 상기 제2 전압의 비교 결과에 따라 상기 링 발진기를 보정 제어하는 단계를 포함하고,상기 보정 제어하는 단계는,상기 제1 전압 및 상기 제2 전압을 비교하고, 상기 비교 결과를 출력하는 단계; 및동작 모드에 따라, 상기 비교 결과 출력을 주파수 보정부로 전달하는 단계를 포함하는 주파수 합성방법
|
| 8 |
8
제7항에 있어서,상기 링 발진기를 보정 제어하는 단계는,상기 기준 클럭 신호의 입력 주기에 따라, 상기 제1 전압 및 상기 제2 전압의 비교 결과에 대응되는 제1 디지털 코드값을 축적하는 단계; 및상기 제1 디지털 코드값을 아날로그 제어 신호로 변환하여 상기 링 발진기의 제어 신호로 인가하는 단계를 포함하는 주파수 합성방법
|
| 9 |
9
제7항에 있어서,상기 비교 결과에 따라 상기 체배 지연된 펄스 신호의 정적 위상 오프셋을 감소시키기 위한 제어 신호를 생성하는 단계를 더 포함하는 주파수 합성방법
|
| 10 |
10
제7항에 있어서,상기 제1 전압을 출력하는 단계는,상기 기준 클럭 신호의 입력시마다 리셋되어, 상기 제1 펄스 신호를 재입력받는 단계를 포함하는 주파수 합성방법
|
| 11 |
11
제7항에 있어서,제1 시간 저장기에 캘리브레이션 펄스가 입력되는 경우 제1 캘리브레이션 전압을 출력하는 단계;제2 시간 저장기에 상기 캘리브레이션 펄스가 입력되는 경우 제2 캘리브레이션 전압을 출력하는 단계;상기 제1 캘리브레이션 전압 및 상기 제2 캘리브레이션 전압을 비교하는 단계; 및상기 비교 결과에 따라 에러 검출값을 누적하는 단계를 더 포함하는 주파수 합성방법
|
| 12 |
12
제11항에 있어서,상기 에러 검출값에 따라 상기 제1 시간 저장기 또는 상기 제2 시간 저장기의 캐패시턴스를 가변하는 단계를 더 포함하는 주파수 합성방법
|
| 13 |
13
제7항 내지 제12항 중 어느 한 항에 기재된 방법을 컴퓨터에서 실행시키기 위한 프로그램이 기록된 기록 매체
|
