| 1 |
1
위상 조정장치에 있어서,기준 클럭신호와 타겟 클럭신호 간의 위상차에 비례하는 펄스폭을 갖는 위상 제어신호(ED_OFF)를 출력하는 위상검출기; 및상기 펄스폭의 증감 크기 및 증감 방향에 기초하여, 상기 타겟 클럭신호의 위상을 보정하기 위한 제어전압신호(V_CTRL)를 상기 펄스폭을 감소시키는 방향으로 조절하여 출력하는 위상제어기를 포함하고,상기 위상 제어신호(ED_OFF)의 펄스폭은,소정의 초기 전압으로 충전된 커패시터가 소정의 문턱 전압까지 방전되는 데 소요되는 시간을 나타내는위상 조정장치
|
| 2 |
2
제 1 항에 있어서,상기 위상제어기는,상기 위상 제어신호의 펄스폭의 증감 크기가 소정의 임계치 이하인 경우, 상기 기준 클럭신호와 상기 타겟 클럭신호가 동기화(synchronization)된 것으로 판단하여 상기 제어전압신호를 소정의 레벨로 출력하는위상 조정장치
|
| 3 |
3
제 1 항에 있어서,상기 위상제어기는,상기 위상 제어신호의 펄스폭의 증가 크기가 소정의 임계치를 초과하는 경우, 상기 제어전압신호를 직전 주기의 제어전압신호의 증감 방향과 반대 방향으로 레벨-업하여 출력하는위상 조정장치
|
| 4 |
4
제 1 항에 있어서,상기 위상제어기는,상기 위상 제어신호의 펄스폭의 감소 크기가 소정의 임계치를 초과하는 경우, 상기 제어전압신호를 직전 주기의 제어전압신호의 증감 방향과 같은 방향으로 레벨-업하여 출력하는위상 조정장치
|
| 5 |
5
제 1 항에 있어서,상기 위상검출기는,VDD 인가단과 커패시터 C의 접속단 사이에 연결되는 제 1 트랜지스터; 및상기 커패시터 C의 접속단 및 접지단 사이에 순차적으로 직렬 연결된 복수의 트랜지스터를 포함하는위상 조정장치
|
| 6 |
6
제 5 항에 있어서,상기 복수의 트랜지스터는 제 2 트랜지스터, 제 3 트랜지스터 및 제 4 트랜지스터를 포함하는위상 조정장치
|
| 7 |
7
제 6 항에 있어서,상기 제 1 트랜지스터는 소정의 듀티 비(duty rate)에 따라 상기 위상 조정장치를 리셋(reset)시키기 위한 RST 신호에 의해 턴-온(turn-on)되고,상기 제 2 트랜지스터는 상기 기준 클럭신호에 의해 턴-온되며,상기 제 3 트랜지스터는 상기 타겟 클럭신호에 의해 턴-온되는위상 조정장치
|
| 8 |
8
제 5 항에 있어서,상기 위상검출기는,VDD 인가단과 접지단 사이에 순차적으로 직렬 연결된 제 5 트랜지스터 및 제 6 트랜지스터를 더 포함하는위상 조정장치
|
| 9 |
9
제 8 항에 있어서,상기 제 5 트랜지스터는 상기 커패시터 C의 양단 전압에 따라 턴-온되는위상 조정장치
|
| 10 |
10
제 1 항에 있어서,상기 위상 제어신호의 펄스폭은,상기 위상 제어신호와 소정의 클럭신호에 대해 AND 연산을 수행한 결과에서 상승 엣지(rising edge)의 개수를 카운팅함으로써 산출되는위상 조정장치
|
| 11 |
11
제 1 항에 있어서,상기 위상제어기는,상기 증감 크기 및 상기 증감 방향에 대한 정보 및 상기 제어전압신호의 레벨 증감 방향에 대한 정보를 저장하는 메모리부를 포함하는위상 조정장치
|
| 12 |
12
위상 조정장치에 있어서,기준 클럭신호와 타겟 클럭신호 간의 위상차에 비례하는 펄스폭을 갖는 위상 제어신호(ED_OFF)를 출력하는 위상검출기;상기 펄스폭의 증감 크기 및 증감 방향에 기초하여, 상기 펄스폭을 감소시키는 방향으로 조절된 제어전압신호(V_CTRL)를 출력하는 위상제어기; 및상기 제어전압신호를 이용하여 상기 타겟 클럭신호의 위상을 보정하는 위상보정기를 포함하고,상기 위상 제어신호(ED_OFF)의 펄스폭은,소정의 초기 전압으로 충전된 커패시터가 소정의 문턱 전압까지 방전되는 데 소요되는 시간을 나타내는위상 조정장치
|
| 13 |
13
제 12 항에 있어서,상기 위상 제어신호의 펄스폭은,상기 위상 제어신호와 소정의 클럭신호에 대해 AND 연산을 수행한 결과에서 상승 엣지(rising edge)의 개수를 카운팅함으로써 산출되는위상 조정장치
|
| 14 |
14
위상 조정장치가 기준 클럭신호와 타겟 클럭신호의 위상차를 조정하는 방법에 있어서,상기 기준 클럭신호와 상기 타겟 클럭신호의 위상차에 비례하는 펄스폭을 갖는 위상 제어신호(ED_OFF)를 출력하는 단계;상기 펄스폭의 증감 크기 및 증감 방향에 기초하여, 상기 펄스폭을 감소시키는 방향으로 조절된 제어전압신호(V_CTRL)를 출력하는 단계; 및상기 제어전압신호를 이용하여 상기 타겟 클럭신호의 위상을 보정하는 단계를 포함하고,상기 위상 제어신호(ED_OFF)의 펄스폭은,소정의 초기 전압으로 충전된 커패시터가 소정의 문턱 전압까지 방전되는 데 소요되는 시간을 나타내는위상 조정방법
|
| 15 |
15
삭제
|
| 16 |
16
제 14 항에 있어서,상기 커패시터의 방전 속도는 상기 기준 클럭신호와 상기 타겟 클럭신호가 모두 피크인 구간에서 가장 빠른위상 조정방법
|
| 17 |
17
제 14 항에 있어서,상기 위상 제어신호의 펄스폭은,상기 위상 제어신호와 소정의 클럭신호에 대해 AND 연산을 수행한 결과에서 상승 엣지(rising edge)의 개수를 카운팅함으로써 산출되는위상 조정방법
|
| 18 |
18
제 14 항에 있어서,상기 제어전압신호를 출력하는 단계는,상기 위상 제어신호의 펄스폭의 증감 크기가 소정의 임계치 이하인 경우, 상기 기준 클럭신호와 상기 타겟 클럭신호가 동기화(synchronization)된 것으로 판단하여 상기 제어전압신호를 소정 레벨로 출력하는위상 조정방법
|
| 19 |
19
제 14 항에 있어서,상기 제어전압신호를 출력하는 단계는,상기 위상 제어신호의 펄스폭의 증가 크기가 소정의 임계치를 초과하는 경우, 상기 제어전압신호를 직전 주기의 제어전압신호의 증감 방향과 반대 방향으로 레벨-업하여 출력하는위상 조정방법
|
| 20 |
20
제 14 항에 있어서,상기 제어전압신호를 출력하는 단계는,상기 위상 제어신호의 펄스폭의 감소 크기가 소정의 임계치를 초과하는 경우, 상기 제어전압신호를 직전 주기의 제어전압신호의 증감 방향과 같은 방향으로 레벨-업하여 출력하는위상 조정방법
|
